国半推出专业级广播视频系统时钟发生器

日前,美国国家半导体公司推出一款全新的多频时钟发生器,它不但具备同步锁定功能,而且高分辨度时钟输出的抖动低至只有40ps（峰峰值）。这款型号为LMH1982的时钟发生器可为视频系统的模拟／数字转换器、数字／模拟转换器及FPGA收发器分别提供不同的参考时钟,确保3G、高清晰度及标准清晰度等串行数字接口的输出抖动符合SMPTE的视频标准。     

低抖动的专业级广播视频系统时钟发生器

多频时钟发生器LMH1982不但具备同步锁定功能,而且高分辨度时钟输出的抖动低至40ps（峰峰值）。LMH1982可为视频系统的ADC、DAC及FPGA收发器分别提供不同的参考时钟,确保3Gb／s、高清晰度及标准清晰度等串行数字接口（SDI）的输出抖动符合电影及电视工程师协会（SMPTE）的视频标准。     

美国国家半导体推出低抖动专业级广播视频系统时钟发生器

美国国家半导体公司日前推出的全新多频时钟发生器不但具备同步锁定功能。而且高分辨度时钟输出的抖动只有40ps（峰峰值）。这款型号为LMH1982的时钟发生器可为视频系统的模拟／数字转换器、数字／模拟转换器及FPGA收发器分别提供不同的参考时钟．     

消费电子

NS音频/视频时钟发生器在应用中无需加设外部时钟 美国国家半导体（NS）推出一款适用于专业应用和广播视频设备的全新三速（3G／HD／SD）音频／视频时钟发生器,在应用这类视频设备时无需加设外部时钟进行调整。这款型号为LMH1983的时钟发生器芯片可为多种不同应用提供必要的视频和音频参考时钟。此外,该款高度集成的芯片输出抖动达到业界最低,     

音频／视频时钟发生器LMH1983

美国国家半导体公司（NationalSemiconductorCorporation）出一款适用于专业应用和广播视频设备的全新三速（3G,HD／SD）音频,视频时钟发生器。在应用这类视频设备时无需加设外部时钟进行调整。这款型号为LMH1983的时钟发生器可为多种不同应用提供必要的视频和音频参考时钟。此外,该款高度集成的芯片输出抖动达到业界最低,仅为40ps（峰峰值）,     

LMH0056：多速率视频时钟恢复器

美国国家半导体推出一款型号为LMH0056的多速率视频时钟恢复器，可通过串行数字接口支持标准清晰度及高清晰度的数据传输。LMH0056采用小型48引脚LLP封装，接到经由串行数字接口传来的数据流，可自动将其中的数据及时钟信号恢复。该器件可消除信号中的高频抖动部分，输出绝无噪声的数据及时钟信号。LMH0056芯片内置4：1输入多路切换器，可灵活选择输入信号。     

NS推出业界首款3G-SDI双通道串行／解串器

Ns宣布推出业界首款可支持三速（3G／高清晰度／标准清晰度）的串行数字接口（SDI）双通道串行／解串收发器。该款型号为LMH4345的串行／解串收发器不但抖动表现优于同类产品,而且还内置两条信号收发通道。 工程师只要采用此芯片,便可缩小多通道广播视频设备的电路板面积,降低系统成本和功耗。该款芯片尤其适用于视频路由器、生产用开关电路、视频服务器、格式转换器、视频编辑及模块式设备等应用领域。     

时钟/振荡器

低抖动时钟发生器Si5324针对专业广播视频应用,为低抖动、高集成度的时钟芯片。Si5324以单一时钟芯片取代传统的多器件视频锁相环方案。Si5324能在2kHz～710MHz之间的任一输入频率,事实上     

消费电子

NS推出3G-SDI双通道串行/解串收发器LMH4345美国国家半导体(NS)公司推出支持三速(3G/高清晰度/标准清晰度)的串行数字接口双通道串行/解串收发器LMH4345。该收发器的输出对准抖动仅30ps,最低输     

视频编码器和音频D/A转换器

从解复用器和解码器输出的音视频数据信号，并不能为我们直接所利用，视频数据信号还要通过视频编码器进行D／A即数／模转换，并按一定的制式标准变换成模拟视频，而音频数据信号也要通过音频D／A数／模转换器，将PCM音频数据转换成模拟立体声音频信号，并经过一级运放放大后才能推动后级电路，下面我们就分两部分加以说明。     

数字电视接收机减小PCR抖动影响的方法

PCR（PROGRAM CLOCK REFERENCE）是MPEG-2标准中统一编码器系统时钟与解码器系统时钟的关键，肩负着同步音视频，调整解码器系统时钟频率的重要作用。PCR的抖动会使视频输出无彩色、音视频不同步、视频静帧、跳帧……从而影响数字电视节目的收看效果。PCR抖动一直都是工程应用中的难点。本文从数字电视接收端出发提出了减小由网络传输，多路复接与再复接引起的多种类型的PCR抖动影响的软件解决方案，具有很好的工程应用价值，并在中央卫星传播中心，四川有线电视网络中心，贵州数字电视网络中心等处广泛应用。     

Dither ADC LTC2208 的原理仿真和应用

无杂散动态范围是模/数转换器的重要指标之一,模/数转换器的量化噪声会使之恶化;虽然可以通过提高模/数转换器的量化位数来增加无杂散动态范围,但在高速模/数转换器中这种增加是有限的.自带 dither 功能的模/数转换器-LTC2208 可以在输入端加入一个小幅抖动,打破输人信号与采样时钟的固定相互关系,打乱模/数转换器量化器 DNL 的周期性规律,从而使量化噪声和输人信号不相关,使量化误差均匀地分布到所有的频率分量中,从而相当于一种白噪声,这样就大大地减小了量化误差对谐波分量的贡献,提高了模/数转换器的无杂散动态范围指标.该文从理论上分析了量化噪声对无杂散动态范围的影响,介绍了 Dither 功能对模/数转换器作用的原理,在经过 Matlab 仿真后,设计了实际的电路模块,验证了该功能可有效提高模/数转换器系统的无杂散动态范围性能.     

一种高速低抖动四相位时钟电路的设计

超高速A/D转换器对精准的时钟电路提出严格要求,时钟抖动是影响其精度的重要因素。文章在分析时钟抖动对A/D转换器的影响后,介绍了一种适用于GHz的低抖动四相位时钟电路。电路采用时钟恢复电路、四相位分布网络和相位校正电路,得到占空比稳定、相位误差小的四相位时钟。采用0. 18μm CMOS工艺实现,电路仿真表明,四相位输出时钟抖动102 fs,占空比调整范围30%～70%,功耗277 mW@1. 8 V。     

一种基于全差分积分器的时钟稳定电路设计

设计了一种用于超高速A/D转换器的时钟稳定电路。利用全差分连续时间积分器将差分时钟信号的占空比量化为电压信号,再通过跨导放大器产生控制电流来调整输出时钟的共模电平,达到调整输出时钟占空比的目的。电路采用0.18 μm标准CMOS工艺进行设计,工作电压为1.8 V,在2 GHz的最高时钟频率下,将占空比为20%~80%的输入时钟信号调整为(50±1)%,输出时钟抖动小于132 fs,具有抑制时钟抖动的能力。     

美国国家半导体串行数字接口时钟恢复器

美国国家半导体公司（National Semiconductor Corporation）宣布推出一款型号为LMH0056的多速率视频时钟恢复器，其特点是可以通过串行数字接口支持标准清晰度及高清晰度的数据传输。这款LMH0056串行数字接口时钟恢复器据称是业界最小、功率最低的多速率时钟恢复器，且内置4：1的输入多路切换器。LMH0056芯片采用小型的48引脚LLP封装，体积据称比同类解决方案小40％；而且一旦接到经由串行数字接口传来的数据流之后，更可自动将其中的数据及时钟信号恢复；这款芯片可以消除信号中的高频抖动部分，     

集成电路

时钟发生器可用于SONET和千兆以太网5T940时钟发生器可实现低于0.5psRMS的超低抖动,提供两个独立的时钟输出及三种操作模式,还可提供“抖动清除”、可选择环路带宽、各种倍值选择,以及为时钟冗余所做的无碰撞自动切换等功能。时钟重建功能可以减弱线路收发器和恢复时钟的抖动,具有无操作切换功能,每周期偏移率低至0.005%,可支持高性能应用的时钟冗余。支持2、4、8、16和32等多种倍速,支持155.5～166.6MHz、622～666.5MHz、155.5～166.6MHz输出三种操作模式。配合广域网锁相环器件,提供Stratum-3兼容的时钟输出,并满足SONET/SDH的…     

TW9966：模拟视频解码器

Intersil推出面向车用360度环景影像应用,且包含一个内置模拟视频编码器的四通道模拟视频解码器TW9966。由于采用了Intersil的精密模/数转换器（ADC）技术和集成于芯片的专利梳状滤波器,TW9966能够提供一流的视频质量。TW9966集成四个高质量模拟视频解码器与10位ADC米支持四个模拟摄像机输入、一个灵活的数字输出接口和一个模拟视频编码器,构成一种单芯片解决方案。     

外围集成电路

Silicon Labs推出业界最低抖动时钟发生器Silicon Laboratories发表该公司任意速率(Any-Rate)精密时钟系列新产品Si5324,该器件针对专业广播视频应用最佳化,为业界最低抖动、最高集成度的时钟芯片。Si5324以单一时钟芯片取代传统的多器件视频锁相环(PLL)方案,并提供较竞争方案低80%的极佳抖动性能。Si5324能自2kHz至710MHz范围问的任一输入频率,事实上生成介于2kHz至1.4GHz间的任一输出频率,如此能简化新一代多重速率视频设备的同步过程,使得Si5324成为需进行同步的视频截取、转换、编辑、显示以及分配设备等视频工作的理想之选。     

数字器件

MAX3674:双输出时钟发生器Maxim推出用于高速设备的宽频率范围、双输出时钟发生器MAX3674。器件采用低噪声VCO和PLL架构,可由片内晶体振荡器或外部LVCMOS时钟提供的低频参考时钟产生高达1360MHz的5ps RMS低抖动输出时钟。为降低     

用于高速数字转换器的低抖动时钟设计

高速数字转换系统通常包含一个带通滤波器、A/D转换器、高频时钟、高速存储设备和处理部件。高速性能的A/D转换器要求高频时钟的相位噪声小(抖动小)、能够工作在GHz范围。传统的晶体振荡器输出的抖动小,但是当频率超过120MHz时,就很难找到频率这么高的晶体振荡器。通常用锁相的方法,通过比较压控振荡器输出信号与晶体振荡器输出频率的差别,将压控制振荡器的输出频率锁定到所要求的高频。