130nm串扰延迟的处理技术

在当今的深亚微米设计中,诸如串扰延迟等信号完整性效应可能导致无穷尽的信号损害,对时序收敛造成负面影响.然而,你可以通过串扰延迟预防、分析和修复方法,来应对这种挑战.在采用这三种方法时,Freescale公司利用诸如MPC5554型32位嵌入式控制器之类的IC,迅速实现了130mSOC(单片系统)设计的时序收敛.这种器件基于符合PowerPC Book E的e500芯核,拟应用于需要复杂实时控制的应用系统,如先进的汽车传动系统.图1简要示出了这种SOC设计所集成的主要外围设备.     

IC高密度陶瓷外壳串扰对信号完整性的影响

在高密度陶瓷封装外壳设计中,遇到的包括单信号线的延迟、反射和多信号线间的串扰等噪声问题,以及电源完整性问题,这些问题都严重影响整个电子系统性能的信号完整性。基于高速电路传输线的信号完整性相关基本理论,通过测试和仿真的方法来研究传输线间近端串扰和远端串扰问题。对大规模集成电路外壳CQFP240M进行串扰测试分析,利用仿真软件CST建立微带线和带状线模型,仿真、测试分析相邻传输线间串扰大小的影响因素。根据仿真结果,提出降低串扰的方法,优化设计,提高传输结构性能。     

基于离散傅里叶变换的光纤陀螺电路串扰自检测

光纤陀螺由于构造限制，电路输出信号中易受驱动信号串扰，导致输出结果精度难以满足现实需求，影响了电路工作的安全性和效率。为此，提出基于离散傅里叶变换的光纤陀螺电路串扰自检测方法。首先，分析光纤陀螺电路串扰的原理，对光纤陀螺电路进行闭环检测，获取到电路信号变化规律。其次，根据得到的干扰信号函数，建立电路串扰模型，由于电路串扰间存在互容特性，针对串扰线路使用基尔霍夫电压定律，结合电流的连续性，建立串扰电路信号变化函数；根据光纤陀螺检测中的振动频率，依据电路串扰的时间序列以及电路零均值、非高斯、统计非零峰度，使用离散傅里叶变换解析串扰信号，完成电路串扰的自动检测。经实验验证：本文方法能够节省大量提取时间，平均耗时节省35min，检测精度提高34%，能高效的完成串扰检测。     

高速PCB板的信号完整性研究

为了优化高速PCB制板,保证信号的完整性,从延迟、反射、串扰3个方面入手:针对延迟问题分析了数据接收与发送的时序模型并探究了延迟使系统时序产生紊乱的原理,推导得出能够保持系统不发生错误的信号建立时间与信号保持时间阈值;分析了引起反射的原理与抑制反射采取的措施,着重针对45°斜切角展开分析,提出了斜切比率,并且针对4个不同比率值进行了仿真观察;最后分析了产生串扰的互感互容原理,给出了减弱串扰的优化方法。采用HyperLynx与HFSS软件对上述方法进行了仿真,验证了建立时间与信号保持时间阈值的准确性,得出斜切比率为0.29适合作为参考值的结论。     

高速PCB板的信号完整性研究

为了优化高速PCB制板,保证信号的完整性,从延迟、反射、串扰3个方面入手:针对延迟问题分析了数据接收与发送的时序模型并探究了延迟使系统时序产生紊乱的原理,推导得出能够保持系统不发生错误的信号建立时间与信号保持时间阈值;分析了引起反射的原理与抑制反射采取的措施,着重针对45.斜切角展开分析,提出了斜切比率,并且针对4个不同比率值进行了仿真观察;最后分析了产生串扰的互感互容原理,给出了减弱串扰的优化方法.采用HyperLynx与HFSS软件对上述方法进行了仿真,验证了建立时间与信号保持时间阈值的准确性,得出斜切比率为0.29适合作为参考值的结论.     

5类电缆性能测试的基本指标

结构化布线工程的最后一步是对布线系统的测试和评估，电缆的性能测试经常被忽视，基本指标有：近端串扰，综合近端串扰，衰减串扰比，等效远端串扰，综合等效远端串扰，回波损耗，延迟抖动等。     

外差干涉相位测量中信号串扰误差与补偿方法研究

为了解决外差干涉相位测量中多通道采样信号间的串扰误差对相位测量精度的影响，提出了一种基于采样信号频谱分析的预补偿方法来实现信号串扰误差的补偿和消除。首先建立基于锁相放大的正交鉴相法的信号串扰误差理论模型，阐明了串扰系数、输入信号幅值比和串扰信号相位偏移对相位测量误差的影响；设计仿真实验验证了该误差模型和补偿方法的有效性；然后基于紧凑型FPGA开发平台设计了相位测量实验，结果表明该补偿方法能够有效消除信号串扰误差的影响，补偿后相位测量的最大误差从0.34°下降到0.01°；最后搭建了外差干涉仪并与高精度的压电位移平台进行比对，实验结果表明补偿后的信号处理系统能够满足外差干涉测量的应用需求。     

高速PCB串扰分析及其最小化

技术进步带来设计的挑战，在高速、高密度PCB设计中，串扰问题日益突出。本文就串扰原理和对信号完整性影响进行分析，并在此基础上提出了高速PCB设计中串扰最小化的方法。     

小波函数在识别PCB串扰信号频率中的应用

提出了一种新的PCB串扰信号频率识别方法,以帮助PCB设计工程师根据串扰信号的频率特征查找串扰信号来源.原理是应用小波函数的奇异性识别能力从被干扰信号来识别串扰信号的上升或下降沿,从而根据它们直接确定串扰信号的频率.仿真结果表明,此方法确定的串扰信号频率与实际结果是一致的.     

多波长全光网络中信号消光比对零差串扰的影响

提出了一种分析光波长路由网络中零差串扰信号影响的改进算法。将已有的高斯和Gram-Char-lier级数近似这种零差串扰拍噪声方法所得到的数据结果与改进算法的数值结果相比较，证明改进的算法是正确的。通过进一步计算分析，获得在单个零差串扰信号情况下，信号消光比的变化对系统零差串扰水平要求的影响呈非线性关系的结论。     

互连线间容性串扰对延迟的影响

集成电路的性能越来越受到互连线间寄生效应的影响,特别是耦合电容的容性串扰,容性串扰引起互连线跳变模式相关的延迟。文中从E lm ore de lay定义的角度推导了互连线受同时跳变的阶跃信号激励时开关因子的大小,分析了互连线受非同时跳变的阶跃信号激励时耦合电容对互连线延迟的影响,给出了不同激励时的受害线延迟计算方法。分析表明,开关因子为0和2不能描述耦合电容对受害线延迟影响的下上限。H sp ice模拟结果证明了分析计算的准确性。     

符号化矩敏感度方法在信号完整性优化中的应用

传统的线宽优化由于优化问题求解时运算复杂度的限制,在估计导线信号延迟和不同线网之间的串扰时都采用了非常简单的数学模型.利用符号化矩和矩敏感度运算可重复性强、运算效率高的特点,采用拉格朗日松弛法对更为精确的物理优化模型进行求解,该模型采用D2M作为节点延迟的估计,并且在估计串扰时考虑了干扰线网上信号跳跃对受干扰线网信号延迟影响的最坏情况.实验结果表明,该模型相对于传统的优化模型,有很高的精确度和可靠性.     

基于串扰与干扰源相位同步的减小串扰研究

基于串扰信号相位改变与干扰源信号相位改变具有同步的特性,提出了一种在干扰线中点利用信号反相来减小串扰的方法。n条总线系统中,在编号为奇数(或者偶数)的传输线中点插入反相器,使每条传输线在前二分之一耦合长度和后二分之一耦合长度上获得的远端串扰信号幅度相等、相位相反,前后两部分耦合长度所产生的串扰信号经过自动叠加后,传输线上的远端串扰就会被抵消。仿真结果表明:所提出的方法能够明显抵消串扰。     

光纤陀螺抑制过调制串扰的多态方波调制方法

光纤陀螺方波调制信号引起的调制串扰会导致陀螺输出信号的不稳定,恶化阈值、标度非线性等指标。过调制技术是采用增大调制相位来抑制噪声的一种方法,根据过调制串扰的相关解调原理和模型,推导出含过调制串扰的陀螺输出表达式,指出过调制相位是影响串扰量的重要因素。针对增大过调制相位引起串扰量增加的问题,提出一种抑制过调制串扰的多态方波调制方法,利用响应余弦函数的周期性和调制波形的重复性,产生统计上相关性很小的调制信号和解调信号,在一定的延迟时间下,调制信号及串扰信号与解调信号的相关结果为0,在相关解调过程中减小串扰量。仿真和实验结果表明,该调制方法对串扰信号的抑制作用相比方波过调制提高一个数量级,陀螺的零偏稳定性和阈值指标相比方波过调制改善约40%。     

PCB设计中的串扰分析

串扰是高速电路实现其信号完整性的主要障碍之一,为了尽可能的地减小串扰对信号品质的影响,保证电路功能的高品质实现,有必要分析PCB设计中的串扰问题。本文针对一块板卡中,数据丢包的现象,利用理论分析和软件仿真的方法,得出串扰是数据品质不佳的罪魁祸首。并对串扰进行定量的分析,最后找到抑制串扰的方法,得到高品质的信号输出。     

WCDMA频谱监测平台中串扰分析及仿真研究

针对高速数字系统的信号完整性问题,以WCDMA频谱监测平台的设计为例,分析了串扰的产生机理和对信号完整性的影响,给出感性串扰与容性串扰的分析公式,在此基础上采用HyperLynx仿真工具对串扰进行了仿真,仿真结果表明：串扰的大小与影响串扰相关因素有关。根据不同仿真条件下的仿真结果归纳出几种减小串扰的方法,为实际的电路设计和PCB制作提供了理论依据。     

高速ASIC封装的电性能

高速ASIC封装的电性能参数包括传输延迟、特性阻抗、信号串扰以及封装电感和电容等。本文分析这些参数对电路性能的影响,给出计算模型和方法,提出改进封装电性能的措施。     

深亚微米SoC芯片物理设计中基于串扰的时序收敛方法

当芯片设计进入深亚微米，串扰效应引起大量的设计违规，尤其是对时序收敛产生很大的影响。实际上串扰对电路时序性能的影响非常难估计，它不仅取决于电路互联拓扑，而且还取决于连线上信号的动态特征。文章从串扰延时的产生原因开始分析，并提出了在O．18μm及以下工艺条件下对串扰延时进行预防．分析和修复的时序收敛方法。     

深亚微米IC物理设计流程中的串扰控制

信号完整性的设计收敛已经成为当前深亚微米集成电路物理设计流程中的关键问题。对信号完整性收敛产生不利影响的有三个因素：串扰、直流电压降和电迁移。其中影响最大的是串扰,串扰噪声会产生大量的时序违规、逻辑错误。主要关注基于串扰控制的物理设计方法,包括新的流程、各个设计阶段对串扰的分析及修正的方法,以达到快速的时序收敛。并且根据真实的设计实例,提出了几点有效的控制串扰的方法和对于信号完整性管理比较有价值的观点。     

基于HFSS的高速不连续性微带线串扰分析

建立了高速不连续性微带线HFSS(High Frequency Simulator Structure)串扰仿真分析模型,基于该模型对不连续性微带线在高频条件下的串扰问题进行了研究,得到了其近端串扰(S13)和远端串扰(S14),分析了信号频率、微带线厚度、微带线宽度、微带线宽度微带线拐角类型、微带线间距对串扰强度的影响。结果表明：不连续性微带线串扰强度随着信号频率的变化而呈现先增大后趋于平缓的趋势;近端串扰S13随微带线厚度的增大呈现递增的趋势;近端串扰S13随微带线宽度增大而增大;微带线拐角类型为圆弧时串扰最为明显;串扰强度随微带线间距增大而减小。基于研究结果提出了抑制不连续性串扰的方法。