低相位噪声CMOS LC压控振荡器的设计与优化

采用线性时变(LTV)模型分析了电压偏置型CMOSLC交叉耦合压控振荡器(VCO)的相位噪声.以相位噪声为优化目标,元件参数为设计变量,根据理论计算与仿真结果确定了晶体管宽长比和谐振腔电感的最佳值,完成了电路的优化过程.并以此优化结果为依据,用0.18μm CMOS工艺设计、实现了一个芯片面积为1.1mm×0.7mm的LC交叉耦合振荡器.测试结果表明,在1.8V电源电压下,该压控振荡器的频率范围覆盖1150～1210 MHz,10kHz频偏处相位噪声达到-89dBc/Hz,核心电流4.3mA,抑制相位噪声性能优于其他振荡器.     

低压CMOS压控振荡器设计

通过对LC压控振荡器原理的分析,设计了一种新型CMOS集成压控振荡器.该电路通过利用振荡器的输出产生高电压来控制开关电容阵列的开启来实现输出频率在不同频段中转换,从而提高输出频率范围和降低相位噪声.电路采用TsMc18rf工艺,用cadence的spectre工具进行仿真.结果表明:在0.6V的电源电压下,频率覆盖了2.07GHz到2.78GHz,可调控范围约为29%,总功耗约为1.8mw,1MHz频偏处相位噪声约为一120dB/Hz,满足了设计要求.     

分段线性宽频带CMOS集成压控振荡器设计

通过分析LC压控振荡器的工作原理,设计了一种基于开关电容阵列的集成压控振荡器,很好地解决了调谐范围与相位噪声之间的矛盾,并同时采用PMOS和NMOS做负阻管,进一步减小了相位噪声。     

基于Ku波段卫星通信的介质振荡器的研究与设计

介绍了射频与微波的低相位噪声介质振荡器的设计方法。从理论上估算了谐振器的频率,通过仿真实验介质谐振振荡器求出谐振频率,输出功率和相位噪声等。就影响介质振荡器相位噪声的因素进行了讨论,从谐振路有载Q值、有源器件、增益压缩量等几个方面提出了降低相位噪声的方法,并给出了一个Ku波段低相噪振荡器的设计方案。     

振荡器相位噪声对双站SAR成像影响分析

研究了振荡器的相位噪声对双站SAR系统成像的影响.根据振荡器的相位噪声的幂律模型,给出了双站SAR回波相位误差模型影响及其与单站模型的差异,基于相位噪声变化快慢对成像影响的差异,将其划分成线性误差、二次相位误差和高频误差三种分量,分别定量分析了它们对双站SAR图像偏移、聚焦及副瓣特性的影响.     

振荡器相位噪声对双站SAR成像影响分析

研究了振荡器的相位噪声对双站SAR系统成像的影响．根据振荡器的相位噪声的幂律模型,给出了双站SAR回波相位误差模型影响及其与单站模型的差异,基于相位噪声变化快慢对成像影响的差异,将其划分成线性误差、二次相位误差和高频误差三种分量,分别定量分析了它们对双站SAR图像偏移、聚焦及副瓣特性的影响．     

一种MEMS压控电容设计及其相位噪声分析

给出了一种MEMS压控电容的设计和相位噪声分析结果.在电容器结构中引入衬底金属层以达到控制寄生电容的目的;使用HFSS进行了上极板开孔对电容的影响的仿真,得到了不影响电容值的最佳尺寸是5微米.在恒寄生电容的假设下分析了MEMS压控电容的相位噪声,在SPICE模型基础上使用HSPICE进行了相位噪声仿真,分析发现布朗运动所产生的相位噪声的典型值是-176dBc/Hz,环境声波造成的相位噪声的典型值是-137dBc/Hz.     

BD031 MEMS信号处理电路的研制及测试

本文报道了一个为电容式微加速度计传感器信号处理而设计的全集成化的BD031 CMOS MEM信号处理电路.电路设计采用了对信号的差分电容采样方式和过采样技术、前置采样放大器高增益和低噪声设计措施、可调节选通带宽的的低通滤波器及为提高电容噪声性能的带有虚开关结构的开关电容滤波器设计技术、可微调节增益(常规情况下恒定增益为2)的输出缓冲放大器、可调节振荡频率(正常情况下为800KHz)的本地CMOS时钟产生振荡器及为上述模拟电路提供基准电压和基准电流的基准电压源等设计技术、以及可以进行输入失调调节和对差分电容变化量△C的自测试电路.电路使用单一5伏电源,采用1.2微米、双多晶硅、双铝、N-阱CMOS工艺加工,芯片面积为2.82×3.61平方毫米.芯片性能测试表明其差分小电容变化量△C传感范围达到0.06pF-5pF、带宽为300Hz-5KHz.     

BD031 MEMS信号处理电路的研制及测试

本文报道了一个为电容式微加速度计传感器信号处理而设计的全集成化的BD031 CMOS MEM信号处理电路.电路设计采用了对信号的差分电容采样方式和过采样技术、前置采样放大器高增益和低噪声设计措施、可调节选通带宽的的低通滤波器及为提高电容噪声性能的带有虚开关结构的开关电容滤波器设计技术、可微调节增益(常规情况下恒定增益为2)的输出缓冲放大器、可调节振荡频率(正常情况下为800KHz)的本地CMOS时钟产生振荡器及为上述模拟电路提供基准电压和基准电流的基准电压源等设计技术、以及可以进行输入失调调节和对差分电容变化量△C的自测试电路.电路使用单一5伏电源,采用1.2微米、双多晶硅、双铝、N-阱CMOS工艺加工,芯片面积为2.82×3.61平方毫米.芯片性能测试表明其差分小电容变化量△C传感范围达到0.06pF-5pF、带宽为300Hz-5KHz.     

克服低频附加相位噪声的一种有效途径

利用补偿技术来减少因机械振动而引起石晶体振荡器附加相位噪声,其设计方法是将极化器产生的信号通过幅度和相位可调节的补偿器,并传输给振荡器以抵消附加噪声,经过实验测试,振荡器的附加噪声大大下降。     

静电悬浮加速度计电容检测电路变压器桥路设计

静电悬浮加速度计用于测量非惯性力,是重力卫星的重要载荷,高精度重力场模型的获取对加速度计的分辨率要求很高。电容检测电路是加速度计的核心电路之一,其作用是通过测量差动电容的变化,反映检测质量块微小位移的变化,电容检测电路的噪声水平直接影响加速度计的分辨率。通过对电容检测电路的噪声分析,设计了变压器桥路,降低电容检测电路噪声。结果表明,变压器桥路输出阻抗越大,电容检测电路输出噪声越小,选取典型参数代入桥路输出阻抗公式进行仿真。当桥路谐振频率与电容检测信号工作频率相等时,输出阻抗达到最大。因此桥路设计所选取的参数,应满足使桥路谐振频率与电容检测信号工作频率相等,电容检测电路噪声能够大幅度降低。     

低频、低功耗CMOS LNA的设计优化技术

分析了具有源级退化电感的CMOS共源共栅结构电路在低频、低功耗LNA设计中存在的缺陷,为满足低频、低功耗设计的要求,现广泛采用在该电路结构基础上再并联栅极电容的结构.今按照噪声系数的定义严格推导了该结构电路的噪声参数表达式,并基于推导的公式分析了该结构在CMOS低频、低功耗LNA设计中的重要应用.最后实现了一个基于0.18μm CMOS工艺的ISM频段应用的433 MHz LNA的设计,运用Agilent公司的设计仿真软件ADS进行仿真,整个LNA的设计过程及ADS仿真结果与理论分析一致.     

基于0.12微米CMOS技术10GHz压控振荡器的设计

基于0.12微米CMOS技术10GHz环形电压控制振荡器(VCO)可用于SDH(STM-64)和SONET(OC-192)光接收机的时钟恢复电路。该振荡器设计的关键是采用了容性源极耦合电流放大器(SC3A)。由于带通特性的SC3A的特点,该压控振荡器有较大的调谐范围及较低的噪声,其中心频率为10GHz,可以在8.4GHz至10.6GHz的频率范围内工作,在偏离中心频率1MHz处的单边带相位噪声约为-85dBc/Hz。     

K_u波段介质谐振器稳频振荡器相位噪声理论及测试

如今,在射频和微波系统中,测试和确定相位噪声特性已经变得越来越重要,在如卫星通讯、无线电传输、雷达系统等应用中,相位噪声经常是最重要的限制因素。介质振荡器在无线电通信系统、电子产品中应用非常广泛,作为核心器件,它的相位噪声大小是衡量振荡器的性能好坏的绝对性因素,直接影响整机系统或仪器的性能,因此,对振荡器相位噪声的测量和分析有着广泛的用途和重大实用价值,文章以Ku波段介质谐振器稳频振荡器为例,对相位噪声的产生及如何改善进行了分析,并给出了相位噪声的测试结果及分析。     

低噪声电容式MEMS加速度计接口专用集成电路设计

为了提高MEMS电容式加速度计的检测分辨率,降低系统噪声,提出了一种改进的基于开关电容的闭环检测电路.该电路采用新型的电荷积分器实现电容-电压转换,对寄生电容不敏感,具有非常低的噪声,同时,降低了由于运放的有限带宽、有限增益以及失调造成的影响.采用相关双采样（CDS）技术进一步消除了1/f噪声和电路中的失调.同时为了精确模拟传感器的结构部分,对结构的等效电学模型进行了改进,引入两个压控电流源,分别由互为反相的两个时钟信号控制,消除了运放失调、噪声等非理想因素产生的误差.实验制作了ASIC芯片与传感器结构的双片集成微加速度计,芯片采用0.5μmCMOS工艺流片,系统测试结果表明该闭环加速度计的灵敏度为620mV/g,非线性度为0.126%,噪声密度为24μg.Hz-21,整体功耗为30mW.     

含负电容谐振分流电路的压电声子晶体梁的局域共振带隙与振动衰减

通过在树脂梁上周期贴敷压电片,并连接由被动电阻-电感(RL)谐振分流电路和负电容(NC)电路串联而成的分流电路,构造了压电声子晶体梁结构。采用传递矩阵法计算了该类型压电声子晶体梁结构的带隙特性,并对电阻、电感和负电容对局域共振带隙的影响进行了深入分析,发现分流电路中的LC电磁振荡回路可产生局域共振带隙,而串联的负电容电路则可增强压电片的机电耦合效率,从而增强带隙衰减范围和衰减幅值。采用振动实验方法对理论分析结果进行了验证,证实串联的负电容对局域共振带隙的增强作用,为局域共振声子晶体的设计提供了新的思路。     

由相位噪声间接测量阿伦方差的研究

振荡器的频率稳定度在时域一般用阿伦方差表征,在频域一般用相位噪声谱密度函数表征,两者存在一定的数学转换关系,即可以由频域测量的相位噪声谱密度函数转换为时域的阿伦方差.t<0.1 ms时短期频率稳定度的时域测量非常困难.利用两者之间的转换关系对振荡器的时域稳定度进行了间接测量,并用实测数据进行了验证.     

负电容压电分流阻尼系统的能量耗散特性

在半主动压电分流阻尼技术中,采用不同结构负电容分支电路时,系统具有不同的阻尼特性.将负电容半主动分支网络分为串联电容/电阻支路、串联电容/电感/电阻支路、并联电容/电阻支路,获得了不同支路时系统的机械阻抗,比较分析了系统能量耗散因子及刚度比,发现串联电容/电感/电阻支路能获得更宽更高的中低频阻尼性能,而并联电容/电阻支路的高频阻尼性能较好.     

毫米波单片集成低噪声放大器电路

基于0.25μm PHEMT(赝配高电子迁移率场效应晶体管)工艺,给出了一款毫米波MMIC(单片集成电路)低噪声放大器.放大器设计中采用了三级级联增加栅宽的电路结构,通过前级源极反馈电感的恰当选取获得了较好的输入驻波比和较低的噪声;采用直流偏置上加电阻电容网络,用来消除低频增益和振荡;三级电路通过电阻共用一组正负电源,使用方便,且电路性能较好:输入输出驻波比小于2.0,增益大于15dB,噪声系数小于3.0dB.1dB压缩点输出功率大于15dBm,芯片尺寸为1mm×2mm×0.1mm.这是国内报导的面积最小、性能最好的毫米波低噪声放大器.     

基于遗传算法的振荡器谐振回路的参数选择

针对振荡器谐振回路参数选择较多依赖于经验的问题,提出从振荡器的等效电路出发,得到描述振荡器的非线性微分方程,通过引入随机项来描述振荡器的内部电噪声,由此建立用于分析振荡器行为的非线性随机微分方程;并运用遗传算法对振荡器谐振回路进行参数优选,得到适应度以相位噪声最小为优化准则的参数,用该参数进行数值研究,结果表明了该方法的有效性,为振荡器的分析和谐振回路参数的优选提供了一种新方法.