飞秒激光烧蚀齿面表层构态分析及其控制研究

为了分析飞秒激光烧蚀面齿轮齿面表层构成及其形态影响,本文针对面齿轮材料18Cr2Ni4WA,通过建立双温传热模型,模型采用向后有限差分法进行飞秒激光烧蚀数值模拟,研究飞秒激光烧蚀齿面的加工过程,分析能量密度对重铸层和热影响层的影响规律。结果显示:能量密度由173J/cm2增加至433J/cm2,重铸层厚度从068μm增加到102μm,热影响层厚度从096μm增加到135μm。针对重铸层的控制,本文实施了对面齿轮齿面的二次加工,实验结果表明:采用能量密度173J/cm2对齿面进行二次加工,加工后的齿面几乎没有重铸物残留,齿面平均粗糙度由0365μm降到了0185μm,有效地改善了面齿轮的加工质量,为提高飞秒激光精微烧蚀面齿轮精度提供了有益参考。     

飞秒激光精修面齿轮工艺参数的多目标优化

基于面齿轮传统机械加工精度欠佳的局限性,最后工序采取飞秒激光对面齿轮进行精修加工,在满足面齿轮烧蚀深度和齿面粗糙度约束的前提下,建立了以飞秒激光精修效率和表面质量为目标函数的多目标优化数学模型。利用内点罚函数并行以gamultiobj函数为基础的改进遗传算法求解优化模型,得到两组较优的飞秒激光加工面齿轮参数方案,与参数优化后的激光实验结果相对比,最大相对误差均在合理范围内,证明了优化的合理性,提供一定的理论指导在实际生产领域对飞秒激光精修面齿轮的运用。     

基于激光偏置的齿轮精密测量

在进行齿轮激光测量时,激光束所在的空间直线通常穿过齿轮中心,测量值为激光位移传感器至齿轮渐开线齿面的空间距离。但激光束与被测齿面法矢量的夹角过大,影响测量的精度和数据的稳定性。因此,提出一种激光偏置的齿轮精密测量,使激光束相对齿轮轴线偏置一段距离,激光束与齿面测量点法矢量夹角减小,有效提高激光测量精度与稳定性。计算出了最佳的偏置量范围,通过检测齿轮齿形分析了齿轮的齿距偏差和螺旋线偏差。利用理论推算与实验验证的方法,得出该种测量方法测量精度可达到1μm,测量数据波动小,适用于齿轮高精度测量。     

齿轮激光表面强化技术研究

提出了齿轮激光表面强化的偏置技术、变速扫描技术和辅助冷却技术 ,因而 ,获得了沿齿廓分布的均匀硬化层。检测结果表明 :齿轮激光淬火变形很小 ,不影响齿轮的精度等级。     

直齿圆锥齿轮压力角误差的三维坐标测量

压力角是直齿圆锥齿轮最基本计算参数,在直齿圆锥齿轮加工过程中能否实现齿廓曲面各点压力角准确是保证直齿圆锥齿轮加工精度和传动稳定性的重要指标。本文在给出直齿圆锥齿轮齿面数学模型基础上,利用三维坐标测量仪进行了齿面多点测量,通过最小二乘法分析计算,得到了直齿圆锥齿轮的压力角加工误差。提出了一种用三维坐标测量仪测量直齿圆锥齿轮齿面参数的方法,并可以在直齿圆锥齿轮加工中对加工参数进行修正,提高加工精度。     

基于TRIZ理论解决小模数齿面激光熔覆缺陷的技术研究

针对小模数齿轮齿面进行激光熔覆修复时容易出现熔覆缺陷、影响修复质量的问题，通过采用TRIZ理论中的冲突解决原理，对小模数齿轮激光加工的设备及工艺制备流程进行归纳分析，得到对应的创新工艺方法和优化路线。通过评估模型选择最佳的创新原理，最终采用物理矛盾的解决思路，将光束能量进行有效分配，将原有的单道光束改为多道光束，针对不同部位施加不同能量密度的光束，有效改善高斯光源特性。通过单一变量法试验验证得到，在双道直径1 mm光斑下的激光熔覆涂层中晶状奥氏体析出较少，粒状渗碳体析出较多，涂层的硬度和耐磨性比单道激光熔覆更高，齿面具有更高的抗胶合、抗点蚀和抗磨损能力，满足修复后齿轮齿面工艺强度要求。     

激光冲击强化对齿轮接触疲劳的影响

用吉瓦每平方厘米量级的强激光对渗碳淬火的齿轮进行了激光冲击强化试验,对冲击处理后疲劳齿轮的综合误差进行了测量,用X射线衍射(XRD)的方法测试了残余应力和组织含量的变化,并进行了齿轮的磨损试验。结果表明,激光冲击对齿轮的精度影响较小;在齿廓的表层存在较大的残余压应力,法向残余压应力至少增加了107%,齿向的残余应力至少增加了85%;激光冲击处理使残余奥氏体的含量减小;经过磨损对比试验,未经过激光冲击强化齿面点蚀的面积是强化后齿轮的2.1倍,激光冲击能使齿轮接触疲劳寿命得到延长。     

如何改善滚齿加工中的齿面质量

齿轮的齿面质量,是影响齿轮精度的一项不可忽视的因素。本文对滚齿加工中引起齿面缺陷的原因进行了分析,并提出了改善措施。     

斜齿面激光熔覆的开裂倾向分析及控制研究

针对斜齿轮轴齿面激光熔覆层的开裂问题,采用数值计算的方法对其开裂倾向进行了分析,分析结果表明:齿根部位产生了较大的温度梯度,而齿面熔覆层内呈明显的拉应力状态,且主要集中在齿根部位,齿根部位的熔覆层将成为开裂的薄弱部位;裂纹发展的趋势将由齿根部位萌生,然后向其表面扩展然后向齿顶方向延伸。在双向扫描工艺条件下,轮齿内部的温度分布更加均匀,而熔覆层内拉应力水平明显降低,并在一定程度上减轻了齿根部位的应力集中问题,有利于控制熔覆层的开裂倾向。采用两种扫描方法和熔覆参数进行组合,对斜齿轮齿面进行了熔覆试验,试验结果表明:双向扫描工艺对于齿面熔覆层开裂具有一定的抑制作用,并最终获得了适合齿面熔覆的工艺和参数。     

能量耦合模型的飞秒激光烧蚀面齿轮形貌研究北大核心CSCD

飞秒激光精微加工面齿轮材料18Cr2Ni4WA是去除材料的先进制造方法。本文依据烧蚀凹坑的深度与宽度和激光能量密度的关系得到材料的烧蚀阈值和影响重叠率的因素。考虑齿轮材料成分间互温感应效应与多脉冲激光累积效应,建立材料的能量复耦合模型。通过改变激光能量密度和脉冲数,研究飞秒激光烧蚀凹坑及齿面形貌表面的变化规律,得出脉冲数对烧蚀效果影响小,激光能量密度为1.730 J/cm2激光功率为1.9 W脉冲数N=3000进行烧蚀效果最好可得到最优的实际烧蚀面深度为17.604μm。     

直齿圆柱齿轮的激光热处理

本文提出了齿轮热处理的三项关键技术。在此基础上,获得了沿齿廓分布的均匀硬化层。检测结果表明：齿轮激光淬火变形很小,不影响齿轮的精度等级。     

Single Event crosstalk shielding for CMOS logic

With advances in technology scaling, CMOS circuits are increasingly more sensitive to transient pulses caused by Single Event particles. Hardening techniques for CMOS combinational logic have been developed to address the problems associated with Single Event transients, but in these designs, Single Event crosstalk effects have been ignored. In order to complement the Single Event upset (SEU) hardening process, coupling effects among interconnects need to be considered in the Single Event hardening and analysis of CMOS logic gates due to technology scaling effects that increase both SE vulnerability and crosstalk effects. As technologies advance, the coupling effects increasingly cause SE transients to contaminate electronically unrelated circuit paths which can in turn increase the “Single Event susceptibility” of CMOS circuits. Serious effects may occur if the affected line is a clock line or an input line of voters in triple-modular redundancy (TMR) circuit. Hence, this work first analyzes Single Event crosstalk on recent technologies and then proposes hardening techniques to reduce Single Event crosstalk. Hardening results are demonstrated using HSpice Simulations with interconnect and device parameters derived in 90 nm technology.     

不锈钢刀具刃口激光强化工艺设计与应用

本文通过对不锈钢刀具采用激光合金化、熔覆工艺设计和试验,通过硬化层微观组织和硬化特性分析,优化了刀具刃口的激光强化工艺,提出对于厚类刀具宜采用激光合金化强化,争对薄片类刀具应采用快速熔覆强化工艺,并把此工艺用于家用厨刀上,得到了理想的新产品。     

Mitigation for single event coupling delay

With advances in CMOS technology, circuits are increasingly more sensitive to transient pulses caused by single event particles. It has been predicted that the majority of the observed radiation induced soft failures in technologies below 65 nm will be because of transients that will occur in combinational logic (CL) circuits. Researchers mostly consider single event transients as the main source for CL related radiation-induced soft errors. However, for high reliability applications such as avionics additional sources need to be included in reliability analysis. In this work, we report a new error mechanism named ‘single event crosstalk delay’, investigate the vulnerability of recent technologies to these delay effects and then propose hardening techniques for single event crosstalk delay. Results are demonstrated using HSpice simulations with interconnect and device parameters derived in 130, 90 and 65 nm technology.     

Soft error estimation and mitigation of digital circuits by characterizing input patterns of logic gates

Soft errors caused by particles strike in combinational parts of digital circuits are a major concern in the design of reliable circuits. Several techniques have been presented to protect combinational logic and reduce the overall circuit Soft Error Rate (SER). Such techniques, however, typically come at the cost of significant area and performance overheads. This paper presents a low area and zero-delay overhead method to protect digital circuits’ combinational parts against particles strike. This method is made up of a combination of two sub-methods: (1) a SER estimation method based on signal probability, called Estimation by Characterizing Input Patterns (ECIP) and (2) a protection method based on gate sizing, called Weighted and Timing Aware Gate Sizing (WTAGS). Unlike the previous techniques that either overlook internal nodes signal probability or exploit fault injection, ECIP computes the sensitivity of each gate by analytical calculations of both the probability of transient pulse generation and the probability of transient pulse propagation; these calculations are based on signal probability of the whole circuit nodes which make ECIP much more accurate as well as practical for large circuits. Using the results of ECIP, WTAGS characterizes the most sensitive gates to efficiently allocate the redundancy budget. The simulation results show the SER reduction of about 40% by applying the proposed method to ISCAS’89 benchmark circuits while imposing no delay overhead and 5% area overhead.     

纳米级CMOS集成电路的单粒子效应及其加固技术

空间应用的集成电路受到辐射效应的影响,会出现瞬态干扰、数据翻转、性能退化、功能失效甚至彻底毁坏等问题.随着器件特征尺寸进入到100nm以下（以下简称纳米级）,这些问题的多样性和复杂性进一步增加,单粒子效应成为集成电路在空间可靠性应用的主要问题,给集成电路的辐射效应评估和抗辐射加固带来了诸多挑战.本文以纳米级CMOS集成电路为研究对象,结合近年来国内外的主要技术进展,介绍研究团队在65nm集成电路单粒子效应和加固技术方面的研究成果,包括首次提出的单粒子时域测试和分析方法、单粒子多节点翻转加固方法和单粒子瞬态加固方法等.     

45钢碳氮共渗层的激光处理

本文研究了45钢碳氮共渗层经不同工艺参数激光处理后的组织和性能变化,测定了处理层的显微硬度分布和耐磨损及抗腐蚀性能。试验结果表明,激光处理层的性能得到明显提高。     

锗硅异质结双极器件单粒子效应与加固技术研究进展

锗硅异质结双极晶体管(Silicon-Germanium Heterojunction Bipolar Transistors, SiGe HBT)具有高速、高增益、低噪声、易集成等多种优势,广泛应用于高性能模拟与混合信号集成电路。同时,基区能带工程带来的优异低温特性以及良好的抗总剂量、抗位移损伤能力使其拥有巨大的空间极端环境应用潜力。然而,SiGe HBT固有的器件结构使其对单粒子效应极为敏感,并严重制约了SiGe电路综合抗辐射能力的提升。针对上述问题,综述了SiGe HBT单粒子效应及加固技术的研究进展,详细阐述了SiGe HBT单粒子效应的基本原理,分析了影响单粒子效应敏感性的关键因素,并对比了典型加固方法取得的效果,从而为抗辐射SiGe工艺开发和电路设计提供参考。     

改进型抗单粒子效应D触发器

在对抗单粒子效应技术研究的基础上,构造了一种改进型的抗单粒子翻转和单粒子瞬变的主从型边沿D触发器.该D触发器在不影响设计流程的情况下能使得整个芯片都具有抗单粒子效应,并有效改善了以往由于引入抗辐射设计而导致芯片面积大幅度提高的问题.