数字IC边界扫描互连故障诊断新方法

介绍了支持JTAG标准的数字集成电路(IC)芯片结构、故障测试模式和运用边界扫描故障测试的原理.实验中分析了数字IC互连故障类型、一般故障诊断流程和互连故障的测试方法,提出了采用无误判抗混淆算法的IC边界扫描互连故障诊断法.通过两块Xilinx 9572 pc84芯片互连电路板进行了实验验证,结果表明,该方法对板级互连故障测试具有定位准确、检测效率高、可靠性高及易于实现的技术优势.     

多核微处理器实速故障诊断研究

针对多核微处理器面临的故障诊断问题,提出了一种基于带压缩扫描链的多核微处理器实速故障诊断方法。综合机台测试和软件诊断,在一种流片后的高速多核微处理器芯片上实现了诊断流程,验证了该方法对于故障诊断定位的有效性。通过故障定位可以加速机台测试调试过程的收敛；分析芯片频率-电压Shmoo图,对临界值附近的故障进行诊断定位、隔离检验。这些诊断研究可以为后续系列芯片频率提升起指导作用。     

边界扫描测试的原理及应用设计

文章介绍了边界扫描测试的原理 ,分析了联合测试行动组JTAG控制器的逻辑状态 ,并给出了JTAG测试具体应用的VHDL原代码和逻辑仿真波形。利用JTAG接口可以方便地进行复杂IC芯片连接的故障定位 ,灵活控制IC芯片进入特定的功能模式等。     

基于神经网络的模拟IC测试分类研究

提出了运用神经网络对模拟IC进行芯片合格分类和故障检测的方法.通过BP型神经网络,运用误差反向传播算法,对CMOS运算放大器输入脉冲测试信号,以正常和故障芯片供电电流的时域响应和频域响应作为样本反复训练网络.检测IC故障实验和仿真结果都表明:BP型神经网络可以用来有效、方便地测试模拟IC.     

基于边界扫描的EPM9320LC84电路板故障诊断

结合自适应算法、CX-TB导通测试算法以及二进制计数测试序列，给出了用软件控制EPM9320LC84边界扫描链路，以输出图形并采集引脚对图形的响应，然后通过比较输出测试图形与采集测试图形的差异实现芯片I／O引脚印刷电路板故障的诊断方法。该测试图形便于实现，测试方法快捷、通用性强，诊断结果准确，故障覆盖率高。文中在以PC机作为边界扫描测试向量生成和故障诊断的基础上，对单芯片——EPM9320LC84的印刷电路板故障诊断进行了一些讨论。     

Garfield系列SoC芯片可测性设计与测试

随着生产工艺的进步和芯片复杂度的增加,SoC芯片的测试问题显得越来越重要,传统的测试方法已不能满足现在的设计要求.文章介绍了基于130 nm工艺的Garfield芯片可测性设计,包括边界扫描测试、存储器内建自测试、全速扫描测试和参数测试;分析了全速测试时钟的生成和测试压缩电路的实现.实验结果表明,该方案的故障覆盖率和压缩效率最高可达到97.39%和30%,符合工程应用要求.     

基于红外图像的ISSA-BP神经网络机载电路板芯片故障诊断

针对传统红外图像的机载电路板芯片故障诊断法诊断率低且无法诊断动态故障的问题,本文提出了一种基于红外温度数据的改进麻雀搜索算法优化BP神经网络（Improved sparrow search algorithm-Back propagation neural networks, ISSA-BPNN）机载电路板芯片故障诊断方法。首先,提取红外热像仪采集的电路板芯片温度数据,建立电路板芯片升温过程中静态、动态、统计特征的特征模型;然后,利用Sine混沌映射初始化麻雀种群分布,利用Levy飞行策略改进发现者种群位置更新公式,将改进后的麻雀搜索算法优化BP神经网络的权值参数;最后,将温度特征模型输入到ISSA-BP神经网络进行训练和测试,从而完成电路板芯片故障诊断。实验采用航电系统电源电路板进行可靠性分析,实验结果表明,该方法在电路板不同工况下综合故障诊断率达到97.84%。     

边界扫描在带DSP芯片数字电路板测试中的应用

为了解决带DSP（数字信号处理器）芯片数字电路板中部分非边界扫描器件的功能测试难题,采用了边界扫描测试技术与传统的外部输入矢量测试相结合的方法,对一块带有DSP芯片数字电路板中的非边界扫描器件进行了功能测试。测试结果表明,该测试方法能够对这部分器件进行有效的故障检测和故障隔离,并可将故障隔离到芯片。充分说明这种应用边界扫描技术与传统测试方法相结合的功能测试方法能够有效地解决带DSP芯片数字电路板中部分非边界扫描器件的功能测试问题。     

基于边界扫描技术和Tcl语言的DualSRAM测试设计

集成电路（IC）的迅猛发展促进了测试技术的研究和发展,支持IEEE1149.1标准的边界扫描芯片的广泛应用,使得边界扫描测试技术日益被重视。Tcl语言是一种简明、高效、移植性强的语言,它与边界扫描技术的结合,扩展了芯片测试技术的应用,使得IC的测试更加灵活。本文以DualSRAM的测试设计为例,介绍了以边界扫描技术为基础的Tcl语言的应用,同时根据测试开发中遇到的问题,提出了一些可测性设计（DFT）的建议。     

异构多核DSP芯片的可测性设计

本文介绍了一款异构多核DSP芯片的可测性设计实现,包含存储器内建自测试、存储器修复、扫描链设计、测试压缩和全速扫描测试。文章首先对芯片架构和可测性设计难点进行了介绍,并制定了全芯片可测性设计的策略,随后介绍了具体的实现,最后给出了覆盖率结果。实验结果表明该设计的测试覆盖率符合工程应用要求。     

VLSI容错设计研究进展(1)——缺陷的分布模型及容错设计的关键技术

随着芯片面积的增加及电路复杂性的增强，芯片的成品率逐渐下降，为了保证合理的成品率，人们将容错技术结合入了集成电路。文中首先概述了缺陷及其分布，然后概述了容错技术，并详细地叙述了动态容错技术中的两个关键问题：故障诊断及冗余单元的分配问题。     

航空电子设备故障诊断技术研究综述

随着电子技术的发展,电子设备组成的复杂化和智能化不断提高,IC芯片制造工艺的不断提高使得VLSI电路的集成密度增加,亦加大了电路故障测试的复杂性和困难度。本文综述了电子电路的通用测试方法和技术,并分析了局限性。详细叙述了刚刚发展起来的基于知识的故障诊断方法,它的应用使对于一个较复杂的电子设备进行准确故障诊断成为可能,并对其发展进行了探讨和展望。     

混合电路板的自动测试

提出了一种基于标准测试总线（VXI和GPIB）的混合电路板的自动测试方案。该方案的特点：故障检测和故障隔离能力强；通用性好、扩展性强；能测试含单片机的混合电路板；主要使用货架产品（COTS）。该方案已用于某雷达的混和电路板自动测试设备。     

TESTCHIP: a chip for weighted random pattern generation,evaluation, and test control

In self-testable circuits, additional hardware is incorporated for generating test patterns and evaluating test responses. A built-off test strategy is presented which moves the additional hardware to a programmable extra chip. This is a low-cost test strategy in three ways: (1) the use of random patterns eliminates the expensive test-pattern computation; (2) a microcomputer and an ASIC (application-specific IC) replace the expensive automatic test equipment; and (3) the design for testability overhead is minimized. The presented ASIC generates random patterns, applies them to a circuit under test, and evaluates the test responses by signature analysis. It contains a hardware structure that can produce weighted random patterns corresponding to multiple programmable distributions. These patterns give a high fault coverage and allow short test lengths. A wide range of circuits can be tested as the only requirement is a scan path and no other test structures have to be built in     

导弹火控设备信号检测与故障诊断系统设计

介绍了基于VXI总线信号检测与故障诊断系统的硬件组成和系统集成方案，提出了火控设备分级检测与组合测试相结合的技术途径，讨论了测试系统软件层次化设计思想及故障诊断系统结构设计和软件实现。     

平显/武器瞄准系统数字板的故障诊断研究

针对现役的机载平显/武器瞄准系统(HUD)数字电路板的电路原理和特点,将其分为3种故障检测与定位对象,即CPU板总线器件、CPU板非总线器件和不带CPU的普通数字板。这3类对象,可分别采用处理器仿真测试、数字集成电路的实时仿真测试和基于电路板的功能测试方法进行故障检测与定位。基于这3种对象与方法的组合,从硬件、软件上构建的平显/武器瞄准系统数字板故障诊断系统,能够适用于各种HUD数字电路板的故障检测与定位,且其故障检测与定位深度可达单个内场可更换单元。     

基于VXI总线技术的RWR自动测试诊断系统构建

基于VXI总线技术,构建了RWR自动测试诊断系统,可对RWR各功能、性能参数快速、准确地测试,并依据测试数据进行故障诊断,给出维修策略。硬件平台基于高可靠的VXI,软件采用GPTS3．0,INCON2．0开发,用户只需键盘、鼠标操作即可完成复杂的测试和诊断。实践表明,该系统具有通用性、开放性和扩展性的特点,用户界面友好、操作方便,提高了测试并口排故效率,有效节省了RWR维护保障费用。     

基于“魂芯一号”的雷达信号处理机边扫设计

"魂芯一号"(BWDSP100)芯片是一款性能优越的高端DSP处理器,适用于雷达信号处理、电子对抗、精确制导武器、通信保障等领域。针对基于4片BWDSP100芯片和2片ALTERA公司的高端FPGA芯片设计的某雷达信号处理机,用边界扫描测试技术设计了TPS(Test Project Set),以验证BWDSP100芯片的可测试性。同时对该雷达信号处理机的DDR2、FLASH等外围芯片进行了测试有效性验证。经过验证,不仅BWDSP100芯片具有较好的可测试性设计,外围芯片的测试效果也很好,使得该雷达信号处理机有较高的故障覆盖率。     

Test and measurement [Technology 2000 analysis and forecast]

The awareness that every electronic product, from PCs to Internet appliances, is pining for tinier and more powerful chips is whipping semiconductor development along at a frenetic pace. It is also hounding automation of design and test and IC test development, but test inevitably lags behind chip development. Devising (and performing) tests for the so-called system on a chip is a time-consuming process. Many thousands of test patterns and vectors must be created, as must protocols, and the fault coverage achieved must be high enough to complete the necessary testing and to minimize the cost. The challenges multiply further as the test chain ascends from chip to board to system and ultimately field-level tests. Each level adds expense so that soon, by some estimates, test could account for half of the final cost of a chip