利用逆序循环实现FFT运算中倒序算法的优化

在数字信号处理中,FFT运算所占角色日趋重要。FFT的运算性能可以在很大程度上影响整个信号处理系统的性能。传统FFT算法中需要进行倒序以得到正确结果。倒序的运算速度取决于两个方面:逆序数的计算效率及取数存数时间。本文提出了逆序循环的概念并在此基础上提出一种新的倒序优化算法。在MPC7400芯片上进行的实验表明,采用本文提出的方法可以大大提高传统倒序算法性能。     

用FPGA实现FFT算法

引言 DFT（Discrete Fourier Transformation）是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比。当N较大时,因计算量太大,直接用DFT算法进行谱分析和信号的实时处理是不切实际的。快速傅立叶变换（Fast FourierTransformation,简称FFT）使DFT运算效率提高1～2个数量级。其原因是当N较大时,对DFT进行了基4和基2分解运算。FFT算法除了必需的数据存储器ram和旋转因子rom外,仍需较复杂的运算和控制电路单元,即使现在,实现长点数的FFT仍然是很困难。本文提出的FFT实现算法是基于FPGA之上的,算法完成对一个序列的FFT计算,完全由脉冲解发,外部只输入一脉冲头和输入数据,便可以得到该脉冲头作为起始标志的N点FFT输出结果。由于使用了双     

一种实序列FFT算法改进及其在DSP上的实现

FFT是数字信号处理最重要的算法之一,论文分析了常规的2N点按时间抽选的实序列FFT运算的基本原理,介绍了一种改进的算法,算法将奇数序列和偶数序列部分开计算,并提取旋转因子的公因子,大大减少了计算过程中的加法和乘法的个数和旋转因子的引用次数,并在实际的DSP平台上进行了实现,实验数据表明,该算法在运算效率和复杂度上都较传统FFT算法有较大的改进。     

任意长度离散Hartley变换的快速算法

本文把长为plq(p为奇数,q为任意自然数)的DHT转化为Pl个长为q的DHT的计算及其附加运算,附加运算只涉及P点cos-DFT和sin-DFT的计算;对长度(P1l,1,Psls 2l (p1, , ps为奇素数)的DHT,用同样的递归技术得到其快速算法,因而可计算任意长度的DHT;文中还论证了计算长为N的DHT所需的乘法和加法运算量不超过O(Nlog2N)。当长度为N=pl时,本文算法的乘法量比其他已知算法更少。     

循环卷积的快速算法

本文给出了计算序列长度为N的循环卷积的一个新的快速算法,它的算术运算量为O(N),而且算法的程序是容易实现的。     

一种Raptor码编码技术的改进算法

为了减少流媒体服务器的运算负荷,提供更长的应用层前向纠错保护周期,避免出现丢包重传工作,对传统Raptor编码算法进行了改进。针对已知区块长度的源码,预先计算出相应的运算序列,再来产生编码符号。实验结果显示,改进算法与传统算法相比,编码速度至少提高2倍左右。     

椭圆曲线密码体制中点的数乘的一种快速算法

该文基于椭圆曲线密码体制,提出了椭圆曲线上点的数乘的一种快速算法.该算法通过引入2~k进制序列,缩短了乘数的相应序列长度,从而大大减少了点的数乘中的加法运算次数,并且分析了k的最佳选取,使得我们提出的算法比通常点的数乘算法效率提高了60％以上。     

有限长序列线性相关的快速算法研究

线性相关在信号处理中具有十分重要的作用,因此研究线性相关的快速运算具有重要意义。本文根据有限长序列的线性相关的定义,首先给出了基于快速傅立叶变换（Fast Fourier Transform,FFT）直接计算线性相关的快速算法,记为直接FFT算法;其次针对长度相差较大的有限长序列,提出了一种分段求和FFT算法,相比于直接FFT法,具有更小的运算量。仿真结果表明,相比于根据定义直接计算线性相关,直接FFT算法显著减少了运算量,且序列长度越长,改善效果越明显;若参与线性相关的两个序列长度相差较大,则相比于直接FFT算法,分段求和FFT算法具有更小的运算量,且序列长度差距越大,改善效果越好。     

红外脉冲相位热像检测效率提高方法

为提高脉冲相位热像法(PPT)温度序列相位的计算速度和检测效率,对传统的傅里叶变换(FFT)进行优化,提出了适用于PPT的相位快速计算方法,使运算速度提高了1.9~12.4倍。为确定相位算法中温度序列的最佳采样长度和频率分量,结合热扩散深度公式提出了最佳采样长度估算公式。对铝合金试件和钢材料试件进行了脉冲相位热波检测,当缺陷检测效果最佳时,热图序列最佳采样长度分别为1.1 s和3.9 s,基频相位差有最佳的缺陷分辨能力。结果表明:该算法显著提高了相位计算速度,量化的最佳采样长度估算公式能直接确定热图采样长度,减少了操作的主观性和参数设置的随机性,有效提高了脉冲相位热像检测效率。     

基于SRFFT算法的FIR数字滤波器设计及ADSP21160实现

基于分裂基FFT(SRFFT)算法设计FIR数字滤波器，首先将输入信号经A／D转换成数字序列，运用重叠相加法将数字序列分段成固定长度的数据组，然后采用SRFFT算法对固定长度的数据组将时域的卷积运算转换为频域的复乘运算，再利用分裂基IFFlT(SRIFFT)转换回时域，从而达到滤波的效果。基于SRFFT算法的FIR数字滤波器较其他FFT算法大量减少了复乘加运算量，提高了滤波效率。本文设计的滤波器是一个长度为400～500阶的可变FIR数字滤波器，输入信号为采样速率10MHz的复数据，根据系统处理要求，采用2片高速浮点芯片ADSP21160构成多处理器并行系统来实现高速FIR数字滤波器的设计。     

一种实序列FFT新算法与C语言实现

实际中需做快速傅里叶变换(FFT)的多为实序列数据,而其变换算法都是以复数序列作为输入。文中利用频域的性质,将实序列数据变换为复数序列,再进行FFT变换,以提高FFT对于实序列输入的变换效率,最后用C语言实现该算法并与传统算法进行实验对比,从结果可看到优化后效率提高很多。     

计算全息快速获得不同形式再现像的研究

为了提高计算全息的运算效率,提出了一种新的计算全息快速获得不同形式再现像的算法,此算法只需对实验物体的傅里叶频谱进行一系列坐标变换,便能够实现对再现像的上下翻转、旋转、切变等操作,从而大大简少了计算量,并进行了实验验证.结果表明,这种新的算法是切实可行的.     

A New Base—6 FFT Algorithm

A new FFT algorithm has been deduced, which is called the base-6 FFT algorithm. The amount for calculating the DFT of complex sequence of N =2 r by the base-6 FFT algorithm is M r( N )=14/3· N log 6 N -4 N +4 for multiplication operation of real number and A r( N )=23/3· N log 6 N -2 N +2 for addition operation of real number. The amount for calculating the DFT of real sequence is a half of it with the complex sequence.     

Fast Fourier transform for discontinuous functions

In computational electromagnetics and other areas of computational science and engineering, Fourier transforms of discontinuous functions are often required. We present a fast algorithm for the evaluation of the Fourier transform of piecewise smooth functions with uniformly or nonuniformly sampled data by using a double interpolation procedure combined with the fast Fourier transform (FFT) algorithm. We call this the discontinuous FFT algorithm. For N sample points, the complexity of the algorithm is O(/spl nu/Np+/spl nu/Nlog(N)) where p is the interpolation order and /spl nu/ is the oversampling factor. The method also provides a new nonuniform FFT algorithm for continuous functions. Numerical experiments demonstrate the high efficiency and accuracy of this discontinuous FFT algorithm.     

一种高效的FFT处理器地址快速生成方法

地址产生器是FFT处理器的主要组成部分,地址快速生成和旋转因子读取次数是它的两个重要指标,但很少有算法能够将其统一起来。本文采取了一种新的操作数地址生成顺序并构造了一种新的FFT循环级数表示方法,基于操作数地址的位倒序方式,提出了一种兼有地址简单快速生成与避免重复读取旋转因子特点的可变长地址生成方法,解决了以往地址产生时生成速度与旋转因子重复读取之间的矛盾,实现了快速和降低系统功耗的统一。     

An Efficient VLSI Architecture for Normal I/O Order Pipeline FFT Design

In this paper, an efficient VLSI architecture of a pipeline fast Fourier transform (FFT) processor capable of producing the normal output order sequence is presented. A new FFT design based on the decimated dual-path delay feed-forward data commutator unit by splitting the input stream into two half-word streams is first proposed. The resulting architecture can achieve full hardware efficiency such that the required number of adders can be reduced by half. Next, in order to generate the normal output order sequence, this paper also presents a sequence conversion method by integrating the conversion function into the last-stage data commutator module.      

Filter design and comparison for two fast CWT algorithms

The continuous wavelet transform (CWT) is a powerful technique for signal analysis. Direct CWT computation by FFT requires O(N log₂ N) operations per scale, where N is the data length. The a trous algorithm and the Shensa (1992) algorithm are two fast methods to compute CWT recursively that require only O(N) operations per scale. Both of them can be described by the multiresolution analysis (MRA) structure but with different MRA filters. This paper proposes methods to design the MRA filters of the two algorithms to improve their accuracy on CWT computation. We begin with the formulation of the CWT computation error using the MRA structure. The MRA filters of the two algorithms are then designed to minimize the error. In either algorithm, both the lowpass and bandpass MRA filters can be optimized. The a trous algorithm has closed-form solutions for the two filters. The Shensa algorithm, on the other hand, has an analytic solution for the bandpass filter only. Finding the optimum lowpass filter requires a multidimensional numerical search. Simulation studies show that by using the proposed optimum filters, the Shensa algorithm, in general, outperforms the a trous algorithm     

An Area Efficient FFT/IFFT Processor for MIMO-OFDM WLAN 802.11n

A pipelined Fast Fourier Transform and its inverse (FFT/IFFT) processor, which utilizes hardware resources efficiently, is proposed for MIMO-OFDM WLAN 802.11n. Compared with a conventional MIMO-OFDM implementation, (in which as many FFT/IFFT processors as the number of transmit/receive antennas is used), the proposed architecture (using hardware sharing among multiple data sequences) reduces hardware complexity without sacrificing system throughput. Further, the proposed architecture can support 1–4 input data sequences with sequence lengths of 64 or 128, as needed. The FFT/IFFT processor is synthesized using TSMC 0.18 um CMOS technology and saves 25% area compared to a conventional implementation approach using radix-2³ algorithm. The proposed FFT/IFFT processor can be configured to improve power efficiency according to the number of input data sequences and the sequence length. The processor consumes 38 mW at 75 MHz for one input sequence with 64-point length; it consumes 87 mW at 75 MHz for four input sequences with length 128-point and can be efficiently used for IEEE 802.11n WLAN standard.

基于FPGA的混合基FFT算法设计与实现

目前,研究资源节约型的低复杂度混合基快速傅里叶变换(FFT)设计技术具有重要的应用价值.本文基于现场可编程逻辑门阵列(FPGA)平台提出并实现了一种新型混合基FFT分解算法.该算法基于原位存储结构设计,采用素数因子分解与库利-图基分解相结合的混合分解模式,在省去了一步旋转因子乘法运算的同时也有效减小了存储空间和运算量,...