高效可配置浮点FFT处理器设计

为了克服高精度浮点FFT处理器具有较大资源开销的设计瓶颈,采用基于单口存储器的FIFO构建共享蝶形结构的R2/22SDF流水可配置结构.采用适合浮点设计的基2/22算法实现流水结构,不仅有利于可配置电路的实现,还能够有效减少复数乘法次数,提高复数乘法器的计算效率.采用双倍数据位宽的单口存储器实现FIFO存储器,有效避免了双口存储器面积和功耗较大的问题.改进的蝶形共享结构实现两级蝶形的合并,解决了单路径延迟反馈流水线结构蝶形单元利用率低的问题.与传统流水线结构FFT处理器设计相比,有效降低了浮点设计中的资源开销,提高了计算单元的利用效率.     

混合基可重构FFT处理器的设计与实现

本文提出了一种新型混合基可重构FFT处理器,由支持基-2/3FFT的新型可重构蝶形单元和多路并行无冲突的存储器组成,实现了FFT过程中多路数据并行性和操作的连续性.本设计在TSMC28nm工艺下的最高频率为1.06GHz,同时在Xilinx的XC7V2000T FPGA芯片上搭建了混合基FFT处理器硬件测试系统.对混合基FFT处理器的FPGA硬件测试结果表明,本设计支持基-2、基-3和基-2/3混合模式FFT变换,且执行速度达到给定蝶乘器数量下的理论周期值,对单精度浮点数,混合基FFT处理器可提供10-5的结果精度.     

基于FPGA高精度浮点运算器的FFT设计与仿真

基于IEEE浮点表示格式及FFT算法,提出一种基2FFT的FPGA方法,完成了基于FPGA高精度浮点运算器的FFT的设计。利用VHDL语言描述了蝶形运算过程及地址产生单元,其仿真波形基本能正确的表示输出结果     

基于混合基的类浮点可变点FFT处理器的ASIC实现

为了对数字信号处理领域中的核心算法快速傅里叶变换（FFT）进行加速,需要设计专门的FFT处理器。由于在数字信号处理领域经常使用不同点数的FFT,提出一种采用基2-基4混合基的点数可配置的FFT处理器实现方案。同时,为了提高运算精度且不增加硬件资源与实现复杂度,首次提出类浮点数据格式。该类浮点数据格式采用浮点数据的设计思想表示整数型数据,使得在运算过程中低位数据得到有效利用,提高了运算精度和数据的动态范围。实验结果表明,该类浮点FFT处理器比传统pipelined FFT处理器以及经典块浮点FFT处理器具有更优的PPA性能。与经典块浮点FFT进行精度比较,对于小数值输入数据二者精度一致,对于大数值输入数据,类浮点FFT处理器比块浮点FFT处理器有更高的精度,因此是实现FFT处理器的一种有效方案。     

基于FPGA的32位浮点FFT处理器的设计

介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的处理精度。     

低成本可调FFT处理器的超大规模集成电路设计

文章提出了一种以基-22／23为基础的流水线结构,用以实现低成本、超大规模集成电路（VLSI）的快速傅里叶变换（FFT）处理器设计。该处理器在减少普通复数乘法器级数的同时,通过单路延时反馈（SDF）存取方式,以最少的存储字来获得FFT结果。对于数据通路,我们采用了混合浮点的数据缩放方式,在保证信噪比的同时,降低了数据长...     

基-2FFT处理器的FPGA实现

针对当前数字信号处理领域对快速傅里叶变换应用的广泛需求,在对算法原理分析的基础上,给出了8点基-2按时间抽选FFT处理器的实现方案;并在Xilinx xc3s 1500系列芯片上进行综合,通过Modelsim SE6．0对程序进行了仿真。实验结果表明,该处理器功能实现正确,并且具有较高的运算速度和精度。     

FPGA实现高速FFT处理器的设计

介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现 ,提高系统时钟频率 ,达到高速处理。实验表明此处理器既有专用ASIC电路的快速性 ,又有DSP器件的灵活性的特点 ,适合用于高速数字信号处理     

一种低复杂度的通用FFT处理器

利用R22SDF算法的低复杂度的特点,在其基础上演变出一种通用的FFT算法.该方法可适用于所有的2n点FFT运算.该算法采用流水线结构,以满足数据实时性处理的要求.     

浮点脉压处理器的FPGA实现研究

高速、高精度数字脉压处理器的设计与实现是现代雷达系统的关键技术之一.针对FPGA实现的定点脉压处理器数据动态范围小、处理精度低的缺点,提出并实现了一个高性能浮点脉压处理器.文中重点阐述了自定制浮点数据格式的确定、浮点运算的FPGA实现及处理器硬件实现等关键技术.该处理器已投入使用,工作性能稳定,系统时钟80 MHz,能在140 μs时间内完成1 024点信号的脉压,处理误差小于-60 dB,功耗小于5 W.     

基于FFT的两种伪码快速捕获方案的研究与实现

该文提出两种基于FFT的伪码快速捕获方案,一种是基于分数倍采样率转换器的快捕方案;另一种是基于抽取器的快捕方案。两种伪码快捕电路均利用设计复用技术使硬件规模大幅减少;采用并行设计使系统的运算速度大大提高;采用块浮点算法以提高动态范围和运算精度。两种快捕电路均由一块FPGA实现。仿真和测试结果表明,基于分数倍采样率转换器的快捕电路与基于抽取器的快捕电路相比,占用的硬件资源较大,但是捕获精度更高。     

一种短波衰落信道下FSK信号FFT解调方法

对传统FSK信号的多种解调方法进行了简单介绍,在短波衰落信道下,由于多径和衰落的影响,其解调性能严重恶化,甚至不能得到正确的比特流。提出了一种基于时频域的FFT的FSK信号解调方法,利用FSK信号不同频率点处的功率谱峰值进行检测判决,并详细介绍了其实现方法。对其在高斯白噪声下的性能进行了仿真,性能与非相干包络解调理论性能相当,而对衰落信号,相比其他解调方法,此解调方法也可以给出较好的解调效果,适用于工程应用。     

快速傅立叶变换算法概述

快速傅立叶变换(FFT)属于数字信号处理中最基础的运算,已广泛应用于通讯、医学电子学、雷达和射电天文学等领域。本文对FFT的主要算法作了概述,并对其特性和运算工作量进行了分析和对比,期望对快速傅立叶变换算法有一个清晰的认识。     

基于快速傅立叶变换的在线电网谐波分析仪

在用电设备中广泛使用各种电力电子器件,往往会引起供电电网电压波形发生畸变,即谐波污染,会带来许多危害.在线电网谐波分析仪就是为了监测电力谐波污染而设计的.其整个设计过程采用模块化设计的思想.系统硬件主要包括电源模块,传感器前端电路模块,TMS320F2812数字信号处理器(DSP)主电路板模块.系统软件主要包括人机界面(HMI)程序模块,模数转换(ADC)程序模块,快速傅立叶变换(FFT)程序模块.     

突发消息驱动跳频系统的同步方案设计

消息驱动跳频(MDFH)系统是一种以消息自身来决定跳频图案的跳频系统。本文对突发MDFH系统整体结构进行描述,制定引入突发消息驱动跳频系统同步方案,设计同步相关的前导序列、循环前缀,对帧同步、符号定时、载波同步方法分别进行设计,并进行相关仿真,最后对系统在多径环境和高斯环境的误码率(BER)进行仿真。结果表明,通过上述的同步过程,系统误码率有很大改善。     

相干光学系统中光场的空间追踪模拟

利用标量衍射理论,对相干光学系统中光场进行空间追踪模拟,该方法可以对光学系统中激光光场的分布进行预测.     

实时的归一化相关匹配算法

通过分析归一化相关匹配算法的原理,提出了建立累加和表与平方求和表来减少匹配过程中加减法的冗余计算量,并采用快速傅里叶变换算法减少乘法的计算时间,使算法在无损匹配性能的条件下大大降低了计算时间。同时,该快速算法对于匹配模板和搜索区域的增加不敏感,十分有利于工程实现。     

SSCA算法中FFT模块的设计与实现

该文介绍了高效循环谱估计算法SSCA（Strip Spectral Correlation Algorithm）中FFT模块的重要作用,给出了一种FFT模块的设计和实现方案。该方案采用定常构形算法,可以很好地满足SSCA算法对FFT核心模块的并行化以及高速运算要求,同时数据处理采用流水线工作方式,大大提高了FFT模块的连续处理数据能力。仿真测试表明,该方案能够满足SSCA算法对FFT模块的运算要求。