应用FPGA技术实现FFT

介绍了应用ＦＰＧＡ技术实现ＦＦＴ的方法,它既有ＤＳＰ器件的灵活性,又有专用ＦＦＴ芯片的快速性,可以广泛地应用于信号处理的各个领域。     

大整数乘法器的FPGA设计与实现

大整数乘法是公钥加密中最为核心的计算环节,实现运算快速的大数乘法单元是RSA, ElGamal,全同态等密码体制中急需解决的问题之一。针对全同态加密(FHE)应用需求,该文提出一种基于Schönhage-Strassen算法(SSA)的768 kbit大整数乘法器硬件架构。采用并行架构实现了其关键模块64k点有限域快速数论变换(NTT)的运算,并主要采用加法和移位操作以保证并行处理的最大化,有效提高了处理速度。该大整数乘法器在Stratix-V FPGA上进行了硬件验证,通过与CPU上使用数论库(NTL)和GMP库实现的大整数乘法运算结果对比,验证了该文设计方法的正确性和有效性。实验结果表明,该方法实现的大整数乘法器运算时间比CPU平台上的运算大约有8倍的加速。     

基于FPGA的混合基FFT算法设计与实现

目前,研究资源节约型的低复杂度混合基快速傅里叶变换(FFT)设计技术具有重要的应用价值.本文基于现场可编程逻辑门阵列(FPGA)平台提出并实现了一种新型混合基FFT分解算法.该算法基于原位存储结构设计,采用素数因子分解与库利-图基分解相结合的混合分解模式,在省去了一步旋转因子乘法运算的同时也有效减小了存储空间和运算量,...     

基于FPGA的可配置 FFT IP核实现研究

针对FFT算法基于FPGA实现可配置的IP核。采用基于流水线结构和快速并行算法实现了蝶形运算和4 k点FFT的输入点数、数据位宽、分解基自由配置。使用Verilog 语言编写,利用ModelSim仿真,由ISE综合并下载,在Xilinx公司的Virtex-5 xc5vfx70t器件上以200 MHz 的时钟实现验证,运算结果与其他设计的运算效率对比有一定优势     

FFT算法的FPGA实现

在信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足信号处理的实时性要求。针对这个问题,本文研究了基于FPGA芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Alter公司的CycloneⅡ系列FPGA芯片EP2C35F672C8,用VHDL语言编程,最后分别使用Quartus Ⅱ和Matlab软件开发工具验证实现。     

基于FPGA的FFT处理器设计

针对快速傅里叶变换（FFT）算法的结构和特点,提出了一种基于现场可编程门阵列（FPGA）设计FFT运算的方案。该方案采用基2算法以及单元结构的设计思路,对FFT处理器合理模块化,用VHDL语言对各个模块编程,并在Quartusll软件环境下综合仿真,时序分析结果与Matlab计算结果相一致验证了设计的正确性。FFT与FPGA相结合提高了运算速度,扩大了FFT的应用领域。     

基于FPGA的有限域NTT算法设计与实现

大数乘法是公钥加密系统中最为核心的模块,同时,也是RSA、全同态等加密方案里最耗时的模块,因此,快速实现大数乘法是急需解决的问题。64K点有限域NTT作为大数乘法器的关键组件,文中采用并行架构实现NTT的运算,运算中基本采用加法和移位操作,以保证实现大量的并行处理,提高了处理速度。该组件在Stratix-V FPGA上得到了实现,工作在123.78 MHz频率下,运行结果表明,在FPGA上的效率是CPU上运行速度的60倍。运行结果与GMP运算库进行比较,验证了有限域64K点NTT算法的正确性。     

OFDM中的FFT模块设计及其FPGA实现

提出了一种适用于OFDM系统FFT模块的FPGA实现方法。用硬件描述语言Verilog HDL进行了描述,用ISE6．2i工具完成了设计的输入、综合及布局布线,并用Xilinx SpartanⅡFPGA进行了验证。结果表明,所设计的FFT模块在精度和资源上达到了预期目标,具有简单、高效的特点,可以满足某些OFDM系统的需求。     

浮点脉压处理器的FPGA实现研究

高速、高精度数字脉压处理器的设计与实现是现代雷达系统的关键技术之一.针对FPGA实现的定点脉压处理器数据动态范围小、处理精度低的缺点,提出并实现了一个高性能浮点脉压处理器.文中重点阐述了自定制浮点数据格式的确定、浮点运算的FPGA实现及处理器硬件实现等关键技术.该处理器已投入使用,工作性能稳定,系统时钟80 MHz,能在140 μs时间内完成1 024点信号的脉压,处理误差小于-60 dB,功耗小于5 W.     

FPGA实现高速FFT处理器的设计

介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现 ,提高系统时钟频率 ,达到高速处理。实验表明此处理器既有专用ASIC电路的快速性 ,又有DSP器件的灵活性的特点 ,适合用于高速数字信号处理     

用FPGA实现数字有线电视的加解扰

介绍了用FPGA（现场可编程门阵列）器件实现有线电视加解扰功能,分析了两种数字有纡电视加解扰方式的基本原理和实现过程,并对这两种加解扰方式进行了比较。     

一种基于LWE问题的无证书全同态加密体制

全同态加密在云计算等领域具有重要的应用价值,然而,现有全同态加密体制普遍存在公钥尺寸较大的缺陷,严重影响密钥管理与身份认证的效率。为解决这一问题,该文将无证书公钥加密的思想与全同态加密体制相结合,提出一种基于容错学习(LWE)问题的无证书全同态加密体制,利用前像可采样陷门单向函数建立用户身份信息与公钥之间的联系,无须使用公钥证书进行身份认证;用户私钥由用户自行选定,不存在密钥托管问题。体制的安全性在随机喻示模型下归约到判定性LWE问题难解性,并包含严格的可证安全证明。     

基于FPGA的电子束曝光机工件台控制器设计

基于激光干涉仪的精密工件台是电子束曝光机的关键设备。为了改进工件台控制器的运算速度．设计了一种基于FPGA的电子束曝光机工件台控制器。本控制器由上位机接口、激光干涉仪测量系统接口、电机控制接口、手动面板接口和主处理器组成,以美国Xilinx公司Spantan3系列的FPGA芯片XC3s400为核心。实现控制器与上位机、激光干涉仪测量系统、伺服驱动系统、手动控制面板之间的数据交换和指令传递。完成工件台的精确移动。满足电子束曝光的定位精度和拼接精度的要求。     

基于抽象解密结构的全同态加密构造方法分析

为什么能够在格上构造全同态加密?密文矩阵的本质及构造方法是什么?该文提出一个重要的概念：抽象解密结构。该文以抽象解密结构为工具,对目前全同态加密构造方法进行分析,得到抽象解密结构、同态性与噪音控制之间的关系,将全同态加密的构造归结为如何获得最终解密结构的问题,从而形式化地建立全同态加密构造方法。最后对GSW全同态加密方法分析,提出其密文矩阵是由密文向量堆叠而成。基于密文堆叠法,研究密文是矩阵的全同态加密的通用性原因,给出密文矩阵全同态加密与其它全同态加密之间的包含关系。     

空间太阳望远镜的图象预处理系统研制

空间太阳望远镜太阳磁场测量要求图象的信噪比为10⁴.受CCD满阱电荷的限制,必须对CCD采集到的图象,在预处理单元进行图象积分以提高信噪比;为了减小CCD引入的噪声,还采用了CCD图象改正技术;对于宁静态的长时间太阳观测,为了克服图象漂移导致无法进行图象积分的难题,提出了图象相关内插累加技术,来进一步提高信噪比;预处理单元还担负着偏振测量中的Stokes参数归一计算、CCD控制、调焦控制和图象格式化等任务.文中分析了预处理系统的处理功能需求,确定了系统设计方案;采用FPGA加DSP的硬件结构,制作了地面原理样机,开发了系统软件.在地面支持设备上对系统功能进行了仿真和测试.     

基于整数的多对一全同态加密方案

全同态加密是在不解密密文的情况下直接对密文进行操作。现有的基于整数的全同态加密方案是针对两个参与者“一方加密,一方解密”(一对一)设计的,计算效率普遍低,明文空间小,不能应用于大数据、云计算等环境。为此,该文提出一种“多方加密,一方解密”(多对一)的全同态加密方案,该方案在保证安全性的基础上简化密钥生成过程,并在全同态运算过程中给出能够正确解密的加密方个数的具体范围。同时,在随机预言机模型下,基于近似最大公因子问题证明了方案的安全性。数值结果表明,该方案与已有方案相比不仅扩展了数据传输量,而且提高了效率。模拟实验表明,该方案在整数范围内具有可行性,满足用户对系统响应的需求,最后将明文空间扩展为3 bit,并与1 bit的方案做出了实验上的对比分析。     

基于FFT的两种伪码快速捕获方案的研究与实现

该文提出两种基于FFT的伪码快速捕获方案,一种是基于分数倍采样率转换器的快捕方案;另一种是基于抽取器的快捕方案。两种伪码快捕电路均利用设计复用技术使硬件规模大幅减少;采用并行设计使系统的运算速度大大提高;采用块浮点算法以提高动态范围和运算精度。两种快捕电路均由一块FPGA实现。仿真和测试结果表明,基于分数倍采样率转换器的快捕电路与基于抽取器的快捕电路相比,占用的硬件资源较大,但是捕获精度更高。     

基于正弦反馈Logistic混沌映射的图像加密算法及其FPGA实现

基于混沌的数字图像加密算法因具有较大的密钥空间和较高的密钥敏感特性等而被广泛地应用。该文在经典Logistic映射中引入正弦反馈,构成新的映射关系,并分析该映射的混沌行为。利用混沌映射导出离散混沌加密序列,并对加密序列进行放大取整,增强其伪随机性;利用NIST随机性测试方法测试了加密序列的伪随机性;将伪随机序列与原始图像进行异或运算,实现图像加密。数值仿真结果表明所提加密算法具有较好的加密效果,其密钥也具有较好的敏感性和伪随机性,最后基于FPGA平台的硬件加密实现了本算法。     

一种基于FPGA的数字图像自动增益控制实现方法

针对图像对比度弱的情况,提出了一种基于FPGA的数字图像自动增益控制实现方法,较为详细地阐述了自动增益控制的基本工作原理,给出了相应的流程图和实际应用效果图。     

基于机器学习的FPGA电子设计自动化技术研究综述

随着后摩尔时代的来临,现场可编程门阵列(FPGA)凭借其灵活的重复可编程特性、开发成本低的特点,现已被广泛应用于物联网 (IoTs)、5G通信、航空航天以及武器装备等各个领域。作为FPGA设计开发过程中所必备的手段,FPGA电子设计自动化(EDA)技术的研究在各界得到了广泛的关注。尤其是在机器学习方法的推动下,FPGA EDA工具的运行效率和结果质量(QoR)得到了很大的提升。该文首先对FPGA EDA技术与机器学习技术的概念内涵进行了简要概述,随后综述了机器学习技术在FPGA EDA高层次综合(HLS)、逻辑综合、布局与布线等各个不同阶段应用的研究现状。最后,对基于机器学习的FPGA EDA技术的发展进行了展望。以期为本领域及相关领域的专家和学者提供参考,为后摩尔时代我国集成电路产业的发展提供技术支持。