一种基于噪声的真随机数发生器的ASIC设计与实现

提出了一种应用于密码系统的硬件随机数发生器的ASIC实现,即通过振荡采样把相位噪声转变为随机数.为了使输出平稳,在输出级设计了异或链和伪随机网络.理论研究和仿真测试证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片在1 MHz时钟下输出满足随机性测试的串行随机数.     

物理真随机数发生器的设计

为了得到平稳的随机信号,设计了一种应用于智能卡的物理真随机数发生器。采用振荡采样的方法将噪声源产生的抖动噪声转变为随机数。同时,在发生器输出级运用由异或链、线性反馈移位寄存器组成的后处理模块,消除外部干扰导致随机数发生器产生的偏差和自相关性。通过设计在线检测电路,实时检测随机序列的质量。理论研究和仿真测试证明,该方案能生成均匀、彼此独立的随机信号。     

一种高速低功耗真随机数发生器

提出了一种基于环形振荡器采样结构的高速低功耗真随机数发生器(TRNG).其随机性源自环形振荡器的抖动,4个长度互为质数的振荡器链构成了熵源.对振荡器的输出进行异或运算,提高了随机特性,并从数学上予以证明.输出序列经冯诺依曼矫正器进行纠偏,可完全消除比特位间的偏置性.设计了一种精巧的扩散函数,对输出序列做映射处理,进一步提高了其随机特性和分布特性.测试结果表明,TRNG输出比特流通过了Diehard和NIST SP 800-22的系列测试,比特率达20Mb/s.采用0.18μm CMOS工艺设计实现,面积为0.0135mm2,3.3V供电时功耗仅为0.75mW,适合在高速片上加密系统中应用.     

Ao基于振荡采样的真随机数发生器设计与实现

基于时钟振荡采样原理,提出一种真随机数发生器结构。利用噪声源数学模型保证噪声源的可靠,利用并行输出及控制的方式确保随机数的输出速率,参考FIPS 140-2设计在线随机测试模块以避免遭受硬件篡改问题。通过测试表明,序列的产生速率可达33.5Mb/s,且具有较高的质量,可应用于密码芯片等相关领域产品中。     

一种基于FPGA实现的真随机数发生器

本文分析和实现了一种基于FPGA的真随机数发生器,采用对延迟链各级输出同时采样的方法来增加输出序列的随机性。电路为纯数字形式,50MHz采样时钟采得的输出数据可以无需后处理,直接通过随机性测试,且未发现随机性与采样频率存在显著联系。     

基于振荡器的真随机数发生器的研究

以基于振荡器的真随机数发生器为研究对象,理论分析了影响随机数发生器输出随机性的关键因素.对影响随机性的因素给出不同的参数选取,并使用Matlab软件对各种条件下输出序列的0/1概率差进行了计算,分别验证了采样时刻、高频占空比等因素对真随机数发生器输出的影响,给出了能够提高基于振荡器采样的真随机数发生器随机性的具体方法.所得的结论对设计一个具体的基于振荡器的真随机数发生器具有明确的指导意义.     

基于振荡器的高性能真随机数发生器

设计了一种应用于信息安全SoC平台的基于振荡器的高性能真随机数发生器,其利用放大的电阻热噪声来增大慢振荡器的抖动,使得前后两次采样相互独立,提高了序列的随机性能。采用T触发器采样消除快振荡器占空比偏差的影响。真随机数发生器采用TSMC 0.25μm CMOS工艺,输出速率达4Mbps,通过NIST FIPS140-1和SP800-22中的各项测试。芯片面积为0.09mm2,工作电压为2.5V,功耗为4.15mW。     

一种基于单电子隧穿结和MOS晶体管的混合随机数发生器

提出了一种新颖的单电子随机数发生器(RNG).该随机数发生器由多个单电子隧穿结(MTJ)以及单电子晶体管(SET)/MOS管混合输出电路组成.MTJ被用于实现一个高频率的振荡器.它利用了电子隧穿的物理随机性得到了很大的振荡频率漂移.SET/MOS管输出电路放大并输出MTJ振荡器的输出信号.该信号经过一个低频信号采样后,产生随机数序列.所提出的随机数发生器使用简单的电路结构产生了高质量的随机数序列.它具有简单的结构,输出随机数的速度可以高达1GHz.同时,该电路还具有带负载能力以及很低的功耗.这种新颖的随机数发生器对未来的密码和通讯系统具有一定的应用前景.     

一种基于单电子隧穿结和MOS晶体管的混合随机数发生器

提出了一种新颖的单电子随机数发生器(RNG).该随机数发生器由多个单电子隧穿结(MTJ)以及单电子晶体管(SET)/MOS管混合输出电路组成.MTJ被用于实现一个高频率的振荡器.它利用了电子隧穿的物理随机性得到了很大的振荡频率漂移.SET/MOS管输出电路放大并输出MTJ振荡器的输出信号.该信号经过一个低频信号采样后,产生随机数序列.所提出的随机数发生器使用简单的电路结构产生了高质量的随机数序列.它具有简单的结构,输出随机数的速度可以高达1GHz.同时,该电路还具有带负载能力以及很低的功耗.这种新颖的随机数发生器对未来的密码和通讯系统具有一定的应用前景.     

基于混沌的高速真随机数发生器的设计与实现

选取分段线性的混沌表达式来设计真随机数发生器,具体分析了表达式中参数对迭代产生的序列的影响,并给出了最佳的参数选择范围.真随机数发生器由模拟电路实现,整个电路由八级结构相同的子电路和一级抗饱和电路构成.每级子电路都由运算电路和采样/保持电路两部分组成,同时,分析了它们的工作过程和仿真结果.介绍了如何在开关电容电路中消除电荷注入对电路的影响.所设计的真随机数发生器芯片采用TSMC的0.25μm,mixed signal的工艺进行流片,芯片面积为2.34mm2,并完成了对芯片的测试工作.     

利用竞争冒险的真随机数发生器设计

针对真随机数广泛应用的现状,基于振荡器采样和反馈电路竞争冒险机制,分析和设计了一款真随机数发生器。采用VHDL语言为描述工具,以纯数字IP核的形式提供了该发生器,并给出了一种与微控制器OC8051 IP核的挂接方法。选用Ahera Cyclone—Ⅱ FPGA开发板对随机数发生器进行验证,结果表明其逻辑和时序工作稳定,且随机数产生速率可达7．85M／s,完全通过7种随机性检测,可应用于实际的工程开发中。     

基于压控振荡器的真随机数发生器设计

通过对频率抖动机理的研究,提出一种基于压控振荡器（Voltage-Controlled Oscillator,VCO）的真随机数发生器（True Random Number Generator,TRNG）设计方案.该方案将电阻热噪声放大后作为VCO的控制信号使其振荡频率在中心频率附近随机抖动.VCO所产生的慢振荡信号对周期固定的快振荡信号采样生成原始随机序列,然后利用后处理电路提高序列均匀性并消除自相关性.通过热噪声发生器调节VCO的中心频率可实现序列比特率和随机性之间的权衡.所提电路采用SMIC 55nm CMOS工艺设计,芯片面积0.0124mm²,比特率10Mbps,平均功率0.81mW.输出的随机序列通过NIST SP 800-22测试.     

Low-power ultra-wideband wavelets generator with fast start-up circuit

A low-power fully integrated ultra-wideband (UWB) wavelet generator is presented. This UWB generator is intended for low-power and low-complexity UWB radio technology using the noncoherent energy collection approach. The wavelet generator is based on a cross-coupled inductance-capacitance (LC) oscillator. It can be directly driven by two digital signals, which can modulate the length, position, and phase of the output wavelet. An additional digital circuit improves the startup time of the oscillator so that the oscillator and output buffers can be switched off between each wavelet generation. The entire chip-including output buffers-uses a 0.18-/spl mu/m CMOS technology. When operating at 10 megapulses per second (Mp/s) with a 1.2-GHz bandwidth wavelet, the generator provides a typical average output power of -20 dBm and consumes only 1.8 mW. The differential output signal is a multicycle waveform centered at 4.5 GHz.     

具有自动稳幅功能的软激励C类大功率射频振荡器

介绍了一种具有自动稳幅功能的软激励C类大功率射频振荡器。大功率射频振荡器已经广泛应用于电力电子、射频电源、低温等离子体、高频感应加热等领域。该大功率射频振荡器能够输出较高的输出电压和输出功率,并且通过对输出电压采样控制MOS管的静态工作点,稳定输出电压;另外,该设计电路起振时工作在AB类状态,稳定工作时在自动稳幅电路的作用下进入C类工作状态,实现了C类射频振荡器的软激励。最后通过仿真和实物电路测试了电路性能,并给出了振荡器输出电压、输出功率与MOS管工作状态关系的经验公式。     

基于声卡和LabVIEW的虚拟仪器设计与实现

为了在对采样频率要求不高的情况下进行信号的生成和分析,采用声卡取代价格昂贵的数据采集卡进行采样和输出,利用虚拟仪器开发软件LabVIEW,分别设计和实现了基于声卡的虚拟信号发生器和虚拟示波器。信号发生器可以产生方波、三角波等常用波形和自定义波形,示波器具有波形显示、图像暂停和截取以及频谱分析功能,所设计的虚拟仪器具有友好的人机界面,只需两台计算机即可进行完整的自测试     

Logistic chaotic sequence generator based on physical unclonable function

Logistic nonlinear chaotic system has many good characters such as initial value sensitivity and topological mixing in the some parameter condition,which is used to create the random sequence signal generator.Because of the attributions of randomness and uniqueness even under the exact,the same circuit layouts and manufacturing procedures,there is still an instinct unclonable difference in each integrated circuit.Therefore,a new sequence stream generator was proposed based on Logistic chaotic system and physical unclonable function designed by double output look-up-table (LUT).The output of the Logistic sequence generator was associated with a specific physical circuit.This kind of sequence generator could resist an attack such as the replication of the keys of the system.The system was designed and tested on the Xilinx FPGA board.The results show that the same architecture of the circuit and the same config file operated on the different FPGA developing board can generate the total different random chaotic sequence stream and improve the randomness of the stream.