并行CRC算法的实现

从实用角度出发,介绍了循环冗余校验码(CRC),并对CRC-16及CRC-32的算法、实现及其在雷达侦察接收机内部高速串行通信中的应用进行了阐述.     

基于公式递推法的可变计算位宽的循环冗余校验设计与实现

循环冗余校验(CRC)与信道编码的级联使用,可以有效改善译码的收敛特性。在新一代无线通信系统,如5G中,码长和码率都具有多样性。为了提高编译码分段长度可变的级联系统的译码效率,该文提出一种可变计算位宽的CRC并行算法。该算法在现有固定位宽并行算法的基础上,合并公式递推法中反馈数据与输入数据的并行计算,实现了一种高并行度的CRC校验架构,并且支持可变位宽的CRC计算。与现有的并行算法相比,合并算法节省了电路资源的开销,在位宽固定时,资源节约效果明显,同时在反馈时延上也有将近50%的优化;在位宽可变时,电路资源的使用情况也有相应的优化。

     

通用并行CRC计算方法及FPGA实现

循环冗余校验(CRC)码是诸多信道编码方式中最常用的一种编码,也是一种检错概率高且容易硬件实现的检错码,因检错能力强、容易实现而得到广泛应用。首先,本文介绍了循环冗余校验的算法原理,分析了CRC校验码的具体运算过程;其次,本文在原算法的基础上提出一种高速并行CRC算法,并以CRC-CCITT为例,推导出8位并行运算的CRC-CCITT逻辑关系式;最后,本文根据推导的8位并行运算的逻辑关系式,描述了8位并行的CRC-CCITT硬件实现电路。将该算法与现有的查找表法的性能进行分析比较发现,该算法具有节省逻辑资源、运行速度快等特点。     

基于FPGA超高频RFID系统并行CRC模块设计

根据CRC(循环冗余校验码)算法的原理,和ISO/IEC18000-6标准中超高频射频识别系统对校验电路的要求,分析串行CRC算法,提出了一种并行CRC算法。经Verilog-HDL语言编写该算法程序,在QuartusⅡ9.0软件上仿真。最终给出仿真结果以及并行CRC生成模块和校验模块,仿真结果证明并行CRC算法有效提高了系统中数据的处理速度。     

CRC校验在DALLAS单总线产品中的应用

通过对循环冗余校验（CRC）原理的分析,给出了CRC校验在DALLLAS单总线产品的硬件及软件中的实现方法。     

高速线性反馈移位寄存器的实现

线性反馈移位寄存器（ＬＦＳＲ）被广泛用于扩频通信,内建自测试和数字加密等许多领域。文中针对这一类电路的物理实现,提出了利用动态双边沿触发器实现高速线性反馈移位寄存器的一种新型结构。在不增加电路代价的前提下,获得了两倍于传统主－从铁速度,在此基础上,提出双相并行结构,从理论上分析,可得到最高的移位速度。     

CRC生成与同构逆序校验方法

循环冗余校验码(CRC)被广泛应用于通信领域,CRC生成有两种电路:I型、II型.现有的逆序校验方法是基于II型电路生成、I型电路逆序校验,存在CRC生成与逆序校验电路不同构的问题,不便于模块化设计.根据I、II型电路特性,基于全状态转移矩阵,给出一般情况下,即CRC生成电路寄存器为非零初态时,CRC生成为I型或II型对应的同构I型或II型逆序校验方法.生成与逆序校验同构后,中间处理电路结构不变,参数不同,可以根据需要对其进行优化,提高处理速率.最后,通过实例计算,验证了同构逆序校验方法的正确性.     

循环冗余校验生成多项式的构造及其性能的理论分析

循环冗余校验CRC由于编码简单、检错能力强且误判概率低,是一种主要应用于二元码组的高效可靠的差错控制方法。首先分析了CRC的校验原理,进而构造了一个生成多项式,进行了性能的分析比较,最终提出了生成多项式的重要原则。     

CRC的算法及计算机编程实现

本文讨论了ＣＲＣ的原理和算法，详细讨论了用Ｃ和汇编语言编制ＣＲＣ程序的方法，文中给出的源程序是经过实践验证的，可广泛应用于计算机和通信技术领域。     

CRC编码的并行算法与软件实现

循环冗余校验(CRC)由于其误码检测能力强,抗干扰性能优异,在众多的通信协议中得到广泛的应用.这里简要介绍了CRC编码算法的基本原理,在串行CRC编码基础上详细推导了CRC编码的并行计算原理,给出了该算法详细的软件实现过程,通过仿真验证了该算法的正确性和可行性,CRC并行算法大大提高了编码速率.     

一种并行CRC算法的实现方法

简要分析了CRC算法的基本原理.在传统串行CRC的实现基础上,介绍了一种快速的CRC并行算法,导出了32位并行CRC码的逻辑关系,推导过程简单.与查表法比较,此并行算法不需要存储大量的余数表,可以减少延迟.同时,这种并行处理方法也适合于其他位宽并行CRC码.最后,利用ISE开发平台和Verilog HDL硬件描述语言进行设计,实现了基于此并行算法的32位并行CRC-32码的编码器,并给出了仿真和综合结果.设计出来的CRC编码器,已经成功应用于以太网的接入系统中.     

USB数据传输中CRC校验码的并行算法实现

文章介绍了用于USB总线数据传输的CRC校验的原理和算法，并且采用并行电路实现USB2．0中的CRC产生和CRC校验，与传统的串行电路实现相比，并行电路实现方法虽然在芯片面积上大于串行电路实现，但由于降低了时钟频率，电路更容易综合实现，并且大大降低了功耗，有利于低功耗电路设计。     

一种PSI滤波器设计中的并行CRC算法

提出一种用于HDTV信源解码SoC芯片中的CRC并行算法,完成对输入传输流数据中PSI信息的CRC校验.     

Unfolding算法实现的高速并行CRC电路的VLSI设计

文章通过分析Unfolding算法和被广泛应用的串行CRC校验电路，提出了一种新的高速并行CRC电路，给出了推导过程，并对它的优缺点进行了讨论。     

Xmodem协议中CRC算法的FPAG实现

基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。     

EPON中CRC校验码的并行算法实现

EPON是基于以太网技术的宽带接入,采用以太网的帧结构。文章详细介绍了EPON中CRC校验的原理和算法,给出了采用并行电路实现EPON中CRC产生和CRC校验的解决方案,然后用M odelsim进行了仿真。与串行电路相比,这种并行电路提高了CRC算法的实时性能,为进一步实现高速系统创造了条件。     

可纠正单个错误的并行CRC解码器的设计

在数据传输的过程中通常使用循环冗余校验（CRC）,以检查数据传送过程中是否发生了错误.通常当解码器发现数据帧中有错误发生时都会要求重新发送该数据帧.针对有的同步协议要求解码器同时具有纠正帧头部分发生的单个错误的功能.以CRC的基本原理为基础,分别从算法和程序实现上,介绍了一种高效的硬件实现并行8位CRC-ITU-T检查并纠正发生在16位原始数据和16位CRC码中单个传输错误的校验器.最后给出了相应的综合结果和时序仿真图.     

高速ATM中CRC算法与信元定界的FPGA实现

在通信领域循环冗余码CRC得到了广泛的应用。为解决高速ATM中信头误码差错控制和信元定界问题,通过对循环冗余校验原理的分析,采用递推的方法得出了一种高效的CRC算法。该算法能检测到多个bit错误,并能纠正单bit的错误。相对于一般的按位串行计算或者查表并行计算的方法,这种算法运算速度快且不需要额外的空间存储余数表,提高了高速链路上数据吞吐率。数据之间逻辑关系简单,十分便于采用FPGA实现。     

CRC8校验算法及在飞机电气综合试验管理系统的应用

为了满足飞机电气综合试验管理系统高速网络通信中数据校验的要求,通过分析串行算法的不足之后采用并行算法实现CRC8校验。为了推导出CRC8校验的并行算法,首先通过描述除法电路结构和运算步骤,推导出串行算法及其实现电路,然后进一步通过演算实现其并行算法。这里首次给出了应用并行算法基于LabVIEW实现CRC8校验的方法,并将其应用于飞机电气综合试验管理系统。