基于DDS的任意频谱信号重构与数字正交调制方法

任意频谱信号产生方法是将功率谱转换为矢量频谱,再经傅立叶反变换,对得到的多个时域数据序列进行加窗、搭接得到一个长的时间序列,用该序列去逼近任意频谱信号对应的时域无限长序列,最后经过数字正交调制重构出任意频谱信号。计算机仿真分析表明,本文方法的理论重构精度达80dB以上,通过直接数字频率合成技术（DDS）实现的数字正交调制器的实际输出信噪比达65dB以上。     

三角多项式内插及其应用

讨论了三角多项式内插基函数的若干性质，当取样点具有特殊分布时，采用三角多项式内插法可精确重构原周期带限信号。给出了用于有限样点和加密的内插公式。     

高速数字示波器中的插值算法的研究

高速数字示波器只能采样原信号的少量点数.为了很好的恢复和重建原信号,必须对采样信号进行插值运算,本文介绍了数字内插的基本概念,对线性内插与正弦内插两种内插方法进行研究,通过模拟对其在正弦波、方波、三角波的实际用中的均方误差进行了计算和比较.     

一种通用数字中频正交扩频调制器的实现

提出了一种适应于宽带扩频通信系统的数字中频调制的实现方案,它基于正交调制、DDS、数字上变频和数字内插等技术,采用通用硬件平台,可以生成多种中频调制信号,可广泛用于数字化扩频通信电台、宽带CDMA、软件无线电、遥控遥测等通信系统中。     

数字正交调制器在脉冲多卜勒雷达杂波信号模拟中的应用

杂波信号是频谱关于零多卜勒不对称的非平稳随机信号,在实验室仿真时,需要将时域信号搬移到中频或射频上,为了得到较高的镜频抑制制度,文章提出了数字正交调制（ＤＱＭ）的方法,以取代传统的性正交调制器（ＬＱＭ）,文中对其实现原理进行了阐述。     

一种高性能内插滤波器的设计

在全数字接收机系统中,随着高阶调制解调技术的应用,传统内插滤波器的性能已不能满足要求。为此,通过研究一种多项式函数的频率响应,提出了一种高性能内插滤波器的设计方法。该方法在频域逼近的基础上,以线性加权的最小均方误差（MMSE）为优化准则,利用Matlab系统函数进行线性约束条件下的最优化迭代,设计非常灵活。仿真结果表明,该方法设计的内插滤波器性能明显优于常用的内插滤波器,尤其适合于高阶正交幅度调制（QAM）信号。     

高速采样信号数字内插理论与正弦内插算法研究

高速宽带数字化示波器在高扫速工作时,仅能采集信号的的少数样点.为了看清信号的全貌和精确测量其参数,必须在每两个样点之间进行插值(波形重构).本文从数字信号处理角度,研究了高速采样信号数字内插理论、插值滤波器结构、正弦内插算法.最后给出了计算机仿真的实例及其误差.     

正交相干检波的Bessel内插法及其CPLD实现

正交相干检波是雷达、声纳和通信等系统中为数字信号处理提供高质量的正交信号的关键技术之一。本文研究直接对中频信号采样，并利用Bessel内插将一路中频数字信号分解成两路正交数字信号，从而实现数字正交相干检波处理，同时给出了CPLD实现方案，具有一定的工程参考价值。     

基于FPGA的2CPFSK全数字中频调制器的设计与实现

针对飞行器数据链中高码速率要求,需要使用数字技术实现传统模拟调制,以得到更好的调制性能,增加系统作用距离。本文介绍了二进制连续相位频移键控(2CPFSK)调制原理,提出了基于软件无线电架构的2CPFSK正交调制算法。该算法利用2CPFSK相位累加特性实现了基带数据的分数倍内插,从而适应宽范围码速率的调制。设计了提高频谱纯度的数字滤波器、基于FPGA+DAC架构的数字调制器硬件平台并实现算法。通过与传统模拟频率调制(FM)比较,该设计提升了1.7 dB调制性能,增加了系统作用距离。     

内插在码元同步中的应用及实现

在采样时钟固定且采样速率受限的情况下接收机的采样时刻不一定在信号的最佳判决点,此时码元判决受ISI影响较为严重。该文以数字内插理论为基础,提出了利用内插提高码元同步精度的方法,讨论了内插滤波器的特性及其基于多相分解的硬件实现结构。     

高效QAM信号解调设备的研制

根据高效QAM信号解调设备的功能指标、技术指标要求,采用ADC、FPGA、数字信号处理、单片机和数字解调等技术,实现对高效QAM信号的有效解调,满足了高质量的军事侦察和控守能力,解决了解调入锁门限高、误码率高、解调速率不能连续可调等解调关键难题。应用表明,高效调制信号控守能力明显增强,控守时间大大延长,情报生产能力进一步提高,推广应用前景广阔。     

一种基于软件无线电的中频接收机实现

介绍了一种基于软件无线电技术的中频数字接收机的实现方案，它主要由数字正交调谐器和数字科斯塔斯环构成，通过配置不同的软件即可实现不同频带、不同调制类型信号的全数字接收。     

A Software Defined Radio Platform with Direct Conversion: SOPRANO

In this paper, a new software defined radio platform with direct conversionisintroduced.The platform is named SOPRANO, which stands for Software Programmableand Hardware Reconfigurable Architecture for Network.Main features of SOPRANO include a high-level design methodologyfor digital circuits, direct conversion based on six-port technology, andnovel digital signal processingalgorithms for multi-band and multi-mode operation.The first prototype of the SOPRANO platform has been built and was ableto receive M-ary PSK (Phase Shift Keying)and QAM (Quadrature Amplitude Modulation) signals,with two different carrier frequencies at 2.45 GHz and 5.25 GHz,by changing signal-processing software.     

一种改进的加权多模盲均衡算法

数字有线电视主要采用QAM调制形式。针对QAM调制信号的特点,在加权多模盲均衡算法的基础上,引入Sigmoid函数的变形,提出了一种加权值随均方误差自适应变化的新算法。新算法不需要设定模式转变的门限值,使算法模式从MCMA随均衡输出自适应转化为DD模式。通过仿真表明该算法与多模盲均衡算法(WMMA)相比降低了仿真复杂度,具有更稳定的收敛性能,适应于高阶QAM信号。     

基于QAM调制信号的修正构造函数盲均衡算法

数字有线电视信号主要采用QAM调制方式,针对QAM调制信号的特点,在文献[3]提出的构造函数(CF)盲均衡算法的基础上作了进一步的改进,提出分数间隔修正构造函数算法(FSE-MCF).新算法与CF算法相比,在相同信噪比条件下可以进一步减小稳态误差,加快收敛速度,有较好的均衡性能.对该算法进行了仿真和性能分析.     

一种高速全数字卫星信号模拟源平台

提出了一种高速全数字卫星信号模拟源的平台实现方案,该方案以在线可编程门阵列(FP-GA)和高速模数转换器(DAC)为平台设计核心,采用了DAC与FPGA高速接口设计、并行编码调制设计、数字白噪声生成设计、速率分级设计、DSP接口设计等设计手段,实现了高速编码和并行调制,完成了高速DAC全数字中频信号直接合成、实时宽带信道模拟、超宽带数字高斯白噪声生成等技术的研究与工程实践。     

一种三维调制信号的MUSIC解调方法

根据三维调制信号的特性,提出了一种三维调制信号的多重信号分类(MUSIC)解调方法,通过搜索接收信号的空间谱,来估计其极化辅助角与极化相位差等信息,从而恢复出基带信号。理论分析与仿真实验结果均表明,所提出的方法能够对三维极化幅度正交调制(PQAM)信号进行有效的接收,不仅具有很高的分辨率和精确度,而且在低信噪比条件下,可以获得更低的误码率和估计误差。     

Wavelet analysis of modulated signals

The relationship between Haar wavelet decomposition coefficients and modulated signal parameters is discussed. A new modulation classification method is presented. The new method uses the amplitude, frequency and phase information derived from Haar wavelet decomposition as feature vectors to distinguish the modulation types of M-ary Frequency-Shift Keying （MFSK）, M-ary Phase-Shift Keying （MPSK） and Quadrature Amplitude Modulation （QAM） modulation types. A parallel combined classifier is designed based on these feature vectors. The overall successful recognition rate of 92.4% can be achieved even at a low Sig- nal-to-Noise Ratio （SNR） of 5dB.     

基于FPGA的DDC设计及仿真

在软件无线电数字接收机中,从AD前端采集过来的数字信号频率高达72 MHz,如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC,以降低数字信号频率,方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中,数字信号频率是非常高的,而后端数字信号处理器件几乎不能满足系统的实时性要求,此时通过合理的设计DDC就可以解决上述问题。