CMOS器件感受新机遇

在过去几年中,人们一直期望CMOS(互补金属氧化物半导体)感光器件能够获得快速发展,但面对CCD(电荷耦合器件)器件的压倒性优势,这种技术却遇到了巨大的挑战,在数字相机领域中就是如此。 iSuppli预测全球CMOS市场将从2001年的1800万美元增长到2005年的7200万美元。同时,CCD的增长将相当缓慢,只是从2000年的4900万     

紧跟CCD器件的CMOS探测器

经过数十年的研究与发展,互补金属氧化物半导体(CMOS)探测器有可能在各种应用中取代随处可见的电荷耦合器件(CCD),而且不单单是在成像技术方面。CMOS器件可做在与微处理器使用的芯片相同的芯片上,在过去的     

纳米时代的新型CMOS器件

体硅CMOS技术已经发展了25年以上,成为VLSI的主流技术,通过不断缩小器件尺寸CMOS VLSI的集成度已增长了6个数量级,电路性能也不断提高。现在,0.1gm(100nm)以下的CMOS器件已开始从实验室走入生产线,已有文献报导研制出沟道长度     

CMOS图像传感器的发展及应用

比较了CMOS图像传感器与CCD图像传感器的优缺点，分析了CMOS图像传感器的结构、研制现状、应用及市场前景。指出随着CMOS传感器技术的发展，CMOS图像传感器可以代替CCD图像传感器，并预见了其发展趋势。     

SET/CMOS混合器件研究

阐述了纳米线和纳米管电子器件的研究状况,对两种SET/CMOS基本混合器件的结构和应用以及仿真实现方法进行了论述。总结了SET/CMOS混合器件的特点。对纳米电子器件的发展进行了展望。     

数码相机CCD和CMOS详解

数码相机的问世，不仅诞生了新的摄影经验和器材，同时直接或间接地滋生出许多新名词。对于常常使用数码相机的人来说，这些名词已经耳熟能详了，然而，要想完全讲清楚、说明白，也不是那么容易。下面详细介绍取代传统相机底片的CCD和CMOS。     

Simulation and Analysis of Photo—charge Transfer Characteristics of Bipolar Junction Photogate Transistor for CMOS Imagers

The principle of the two carriers contributing to carry the pixel signal charges is firstly presented,and then the bipolar junction photogate transistor(BJPT)with high performance is proposed for the CMOS image sensor.The numerical analytical model of the photo-Chrge transfer for the bipolar junction photogate is established in detail.Some numerical simulations are obtained unider 0.6μm CMOS process,which show that its readout rate increases exponentially with the increase of the photo-Charge at applied voltage.     

无结场效应管——新兴的后CMOS器件研究进展

迄今为止,现有的晶体管都是基于PN结或肖特基势垒结而构建的。在未来的几年里,CMOS制造技术的进步将导致器件的沟道长度小于10nm。在这么短的距离内,为使器件能够工作,将不得不采用非常高的掺杂浓度梯度。进入纳米领域,常规CMOS器件所面临的许多问题都与PN结相关,传统的按比例缩小将不再足以继续通过制造更小的晶体管而获得器件性能的提高。半导体工业界正在努力从器件几何形状,结构以及材料方面寻求新的解决方案。文中研究了无结场效应器件制备工艺技术及其进展,这些器件包括半导体无结场效应晶体管、量子阱场效应晶体管、碳纳米管场效应晶体管、石墨烯场效应晶体管、硅烯场效应晶体管、二维半导体材料沟道场效应晶体管和真空沟道场效应管等。这些器件有可能成为适用于10nm及以下技术节点乃至按比例缩小的终极器件。     

SOI CMOS器件研究

利用0．35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术（SOI）互补金属氧化物半导体（FD SOI CMOS）器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源／漏（LDD）结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应（SCE）和漏感应势垒降低效应（DIBL）;突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。     

CMOS/SOS器件长期可靠性试验

用本所研制的CMOS/SOS器件作了两项试验,即CMOS/SOS4012长期可靠性试验和不同版图设计、不同器件工艺研制的CMOS/SOS长期可靠性对比试验。试验结果表明:不同版图设计和器件工艺对CMOS/SOS器件可靠性有较大的影响;改进了版图和器件工艺研制的CMOS/SOS器件达到了较高的可靠性;不同栅介质结构的CMOS/SOS器件在高温加电运行中,阈值电压的变化是不同的。     

W/TiN Gate Thin-Film Fully-Depleted SOI CMOS Devices

TiN gate thin-film fully-depleted SOI CMOS devices are fabricated and discussed.Key process technologies are demonstrated.Compared with the dual polysilicon gate devices,the channel doping concentration of nMOS and pMOS can be reduced without changing threshold voltage (VT)，which enhances the mobility.Symmetrical VT is achieved by nearly the same VT implant dose because of the near mid-gap workfunction of TiN gate.The SCE effect is improved when the thin-film thickness is reduced.     

CMOS器件及其结构缺陷的显微红外发光现象研究

CMOS器件结构依靠其较低的功耗和高集成度而广泛应用于集成电路中,它在正常工作和发生失效时均存在微弱的显微红外发光现象。对CMOS结构的显微红外发光现象产生机制进行了研究和实际观察,将对深入了解CMOS器件中各种红外发光效应和分析其可靠性具有实际意义。     

多晶硅双栅全耗尽SOI CMOS器件与电路

对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275μA/μm和135μA/μm,NM O S和PM O S的峰值跨导分别为136.85 m S/mm和81.7 m S/mm。在工作电压为3 V时,1.2μm栅长的101级环振的单级延迟仅为66 ps。     

采用CoSi2 SALICIDE结构CMOS/SOI器件辐照特性的实验研究

讨论了ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构对ＣＭＯＳ／ＳＯＩ器件和电路抗γ射线总剂量辐照特性的影响。通过与多晶硅栅器件对比进行的大量辐照实验表明,ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构不仅可以降低ＣＭＯＳ／ＳＯＩ电路的源漏寄生串联电阻和局域互连电阻,而且对ＳＯＩ器件的抗辐照特性也有明显的改进作用。     

薄膜全耗尽SOICMOS器件和电路

对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟道边缘出现空洞 (V oids) ,采用了注 Ge硅化物工艺 ,源漏方块电阻约为5 .2Ω /□ .经过工艺流片 ,获得了性能良好的器件和电路 .其中当工作电压为 5 V时 ,0 .8μm 10 1级环振单级延迟为 45 ps     

短沟道CMOS／SIMOX器件与电路的制造

本文简要介绍短沟道ＣＭＯＳ／ＳＩＭＯＸ器件与电路的研制。在自制的ＳＩＭＯＸ材料上成功地制出了沟道长度为１．０μｍ的高性能全耗尽ＳＩＭＯＸ器件和１９级ＣＭＯＳ环形振荡器。Ｎ管和Ｐ管的泄漏电流均小于１×１０－１２Ａ／μｍ，在电源电压为５Ｖ时环振电路的门延迟时间为２８０ｐｓ。     

TiN栅薄膜全耗尽SOI CMOS器件

制备并研究了TiN栅薄膜全耗尽SOI CMOS器件,并对其关键工艺进行了详细阐述.相对于双多晶硅栅器件,在不改变阈值电压的前提下,可以减小nMOS和pMOS的沟道掺杂浓度,进而提高迁移率.由于TiN的功函数处于中间禁带,在几乎相同的调整阈值注入剂量下,可以得到对称的阈值电压.当顶层硅膜厚度减小时,可以改善短沟道效应.     

Burn—in对CMOS器件电离辐射效应的影响

MOS管或IC在辐照以前,使其在较长时间内（约200h）处于一定的高温（120℃）下并加偏压。这一作用会改变器件对电离辐射的响应。器件会产生更大的N管阈值电压漂移,IC会产生更大的漏电流（一个量级以上）,减小器件的时间参数退化。Burn-in效应具有很重要的辐射加固方面的意义：1）不考虑这个因素会过高估计器件的时间参数的衰退,从而淘汰掉一些可用的器件;2）对IC的静态漏电流估计不足可导致器伯提前失效。     

高性能70nm CMOS器件

首次在国内成功地制作了栅长为70nm的高性能CMOS器件。为了抑制70nm器件的短沟道效应同时提高它的驱动能力,采用了一些新的关键工艺技术,包括3nm的氮化栅氧化介质,多晶硅双栅电极,采用重离子注入的超阱倒掺杂沟道剖面,锗预无定形注入加低能注入形成的超浅源漏延伸区,以及锗预无定形注入加特殊清洗处理制备薄的、低阻自对准硅化物等。CMOS器件的最短的栅长（即多晶硅栅条宽度）只有70nm,其NMOS的阈值电压、跨导和关态电流分别为0.28V、490mS/m和0.08nA/um;而PMOS阈值电压、跨导和有关电流分别为-0.3V、340mS/mm和0.2nA/um。并研制成功了100nm栅长的CMOS57级环形振荡器,其在1.5V、2V和3V电源电压下的延迟分别为23.5ps/级、17.5ps/级和12.5ps/级。