编译指导的多线程低功耗技术研究

多线程和低功耗将是研究下一代微处理器结构所要解决和实现的重点目标之一，提出了一个在SMT体系结构中通过动态调整CPU执行频率降低功耗的计算模型，进一步分析和讨论了如何在编译时识别具有可使处理部件降低频率执行的期望区间，并给出了调整频率和能量分析的计算模型以及编译实现策略，目的是在不降低或不明显降低程序执行性能的情况下，显著降低处理器的功率／能量消耗，理论上该模型也可以用于superscalar和multiprocessor体系结构。     

低功耗多线程编译优化技术

提出了在多线程体系结构中通过降低执行频率有效减小功耗的理论模型和方法.首先研究识别可降频运行的线程的计算模型和降频因子的计算,然后给出在编译过程中基于对应用程序行为的分析,结合线程划分的低功耗编译优化算法和实现策略.该模型和方法可用于具有执行频率可动态调整的多处理器类多线程体系结构,既可开发TLP(thread level parallelism),又可有效减小功率消耗.     

基于编译的低功耗技术研究

功耗问题已经成为高性能微处理器设计过程中考虑的一个重要因素。但影响功耗的决不只是硬件本身,软件的调度优化亦能够降低功耗。本文从编译器角度介绍降低功耗技术,并基于芯片功耗的来源,着重研究了降低功耗为目标的编译优化技术。最后展望了一下低功耗编译器研究今后面临的挑战。     

编译低功耗优化技术的研究

低功耗技术越来越受到下一代微处理器系统和编译研究工作者的重视。一向认为是硬件研究内容的低功耗技术,事实上,在微处理器发展的今天,又展现出了一种新的潜在的开发空间和研究内容,那就是通过软件技术降低系统的功耗。这一部分潜力空间是仅通过硬件技术无法涉足的,只有通过软件方法来解决,但这种软件低功耗技术又很难强加给应用程序编写者。文章结合笔者在编译时低功耗优化技术的研究工作,对目前该方向的研究方法、编译策略和实现技术进行了论述和探讨。     

软件流水的低功耗编译技术研究

对具有可动态独立调整运行频率/电压的多功能部件配置结构M,基于全局调度的循环依赖关系,使用ILP形式化框架,研究了对给定循环L进行动态频率/电压调整的低功耗软件流水调度的编译优化技术.提出了一种合理而有效的低功耗最优化软件流水调度方法,使其在运行时保持性能不变而消耗的功耗/能量最小.     

基于多线程结构的编译优化技术

编码优化是多线程技术中的一个重要组成部分,也是目前多线程研究中比较薄弱的环节。本文讨论了初步多线程换型中相关的编译优化技术,并给出了基本的分析和比较结果     

多线程计算模型、体系结构与编译技术

1 引言在过去的30年里,计算机体系结构经历了长足的发展,超标量、超流水线、VLIW等先进思想显著地提高了计算机的性能,但这些单线程的体系结构在提高指令级并行度方面也面临着巨大的困难。多线程体系结构被认为是一种提高并行度的有效模型,它结合了数据流结构和传统的冯·诺依曼控制流结构,既保持了指令执行的高性能,又实现了处理器的高     

IXP 2400网络处理器低功耗技术应用研究

文章从软件低功耗优化角度,结合IXP2400网络处理器中XScalecore处理器体系结构的低功耗技术特点,在SimWattch模拟平台上,就频率动态调整和程序设计语言不同结构成分对应用程序运行功耗的影响进行了模拟和分析,通过对一组Banchmark程序的模拟,结果表明在编译系统、操作系统或应用程序设计中采用这些低功耗优化技术设计可降低至少23%以上的运行功耗。     

有效的低功耗编译优化方法:部件使用局部化

使用软件技术优化系统能量正得到更多的关注.利用系统的动态电压缩放和功能部件关闭的功能为减少冗余能量消耗提供了优化的新途径,而编译指导的动态电压缩放(dynamic voltage scaling,简称DVS)和功能部件关闭(turning off unused system units,简称TOSU)是软件优化方法之一.DVS或TOSU涉及到很多技术细节.抽象出可以用于编译研究的分析模型,根据对模型的研究,提出了部件使用局部化的概念.部件使用局部化在存在DVS和TOSU的技术支持下,是有效的低功耗编译优化方法.     

多核、多线程处理器的低功耗设计技术研究

随着微处理器设计技术和半导体制造工艺的进步，芯片的规模和复杂度急剧增大，超高的功耗密度对系统稳定性造成很大影响，功耗壁垒已经成为提升微处理器性能的最大障碍。本文介绍了低功耗设计的基本原理、研究内容、设计方法，分析了CMP和SMT体系结构的功耗需求和特性，讨论了不同的功耗优化策略在两种体系结构下的适用程度以及对性能造成的影响。针对多核、多线程体系结构，着重从系统级、结构级和电路级等不同抽象层次对典型的功耗优化技术做了讨论。最后，展望了未来微处理器低功耗设计技术的发展趋势。     

Compilation Techniques for Multimedia Processors

The huge processing power needed by multimedia applications has led to multimedia extensions in the instruction set of microprocessors which exploit subword parallelism. Examples of these extended instruction sets are the Visual Instruction Set of the UltraSPARC processor, the AltiVec instruction set of the PowerPC processor, the MMX and ISS extensions of the Pentium processors, and the MAX-2 instruction set of the HP PA-RISC processor. Currently, these extensions can only be used by programs written in assembly language, through system libraries or by calling specialized macros in a high-level language. Therefore, these instructions are not used by most applications. We propose two code generation techniques to produce native code using these multimedia extensions for programs written in a high-level language: classical vectorization and vectorization by unrolling. Vectorization by unrolling is simpler than classical vectorization since data dependence analysis is reduced to acyclic control flow graph analysis. Furthermore, we address the problem of unaligned memory accesses. This can be handled by both static analysis and dynamic runtime checking. Preliminary experimental results for a code generator for the UltraSPARC VIS instruction set show that speedups of up to a factor of 4.8 are possible, and that vectorization by unrolling is much simpler but as effective as classical vectorization.     

Compilation Techniques for High Level Parallel Code

This paper describes methods to adapt existing optimizing compilers for sequential languages to produce code for parallel processors. In particular it looks at targeting data-parallel processors using SIMD (single instruction multiple data) or vector processors where users need features similar to high-level control flow across the data-parallelism. The premise of the paper is that we do not want to write an optimizing compiler from scratch. Rather, a method is described that allows a developer to take an existing compiler for a sequential language and modify it to handle SIMD extensions. As well as modifying the front-end, the intermediate representation and the code generation to handle the parallelism, specific optimizations are described to target the architecture efficiently.     

往复式编译优化技术的新进展

计算机体系结构的不断演进使现代计算环境日益复杂化.这要求编译优化能够在充分利用硬件特性的同时适应适应这一演进.往复式编译优化技术通过对程序施以不同的转换并根据试运行的结果来指导对大而复杂的优化空间的搜索,有关研究表明适当的搜索算法可以找到其中好的点,从而显著提高程序运行性能.本文介绍了这项技术的基本思路和实现技术,简要回顾当前该领域内的前沿研究工作,并结合作者的相关经验,深入讨论其未来发展方向.     

安全类型系统在编译技术中的应用研究

类型系统是一种设计和研究程序设计语言的形式化方法和工具。本文提出了一种新的用安全类型系统增强编译程序安全性的方法;给出了类型系统的形式化定义,引入了安全类型和安全类型系统的概念,并给出了安全类型系统的子类型规则和安全类型规则;最后讨论了安全类型系统在编译技术中的应用。     

基于分布存储系统的并行编译关键技术

分布存储系统的并行编译器需要解决各局部存储器之间数据分布问题和各处理机之间通信优化问题。论文并行编程模型、代码和数据分布、通信优化以及代码生成问题四个方面论述了基于分布存储系统的并行编译关键技术并提出了进一步研究所要解决的问题。     

面向高性能计算的流VLIW编译技术研究

本文基于斯坦福大学设计的KernelC编译器ISCD,针对64位流处理器体系结构,设计实现了其核心VLIW编译器,并针对高性能计算应用需求进行优化,实现了分布式寄存器负载均衡和指令自动合并技术。实验结果表明,该编译器能够很好地开发程序中的并行性,具有较高的效率。     

基于两段直线模型的低功耗高画质显示驱动算法研究及其FPGA实现

由于手机电池电量有限,显示面板功耗过大引起的频繁充电问题严重地影响了智能手机的用户体验.本文提出了一种基于两段直线模型的低功耗高画质显示驱动算法.首先,将输入图像从RGB空间转换到YUV空间.随后,计算亮度平均值和最大值.在此基础上构建两段直线模型,并根据该模型产生新亮度分量.最后,将YUV空间转换到RGB空间,得到处理后的图像.实验结果表明,相比于NPC和ACSC算法,提出算法处理所得图像的MSE分别降低了30.9%和29.9%.此外,本算法产生的显示功耗最低.该算法研究已通过FPGA验证,结果表明,处理后的图像显示效果优越.