共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
唐志军 《电力系统保护与控制》2018,46(16):165-170
智能变电站合并单元的同步性直接关系到所采集的电气量实时数据的时间一致性。高效的合并单元同步校准系统保证了合并单元数据的一致性。研究了合并单元的同步源和同步误差产生的原因,讨论了常见的时钟同步方法。提出了基于移相法和频率微调法的合并单元校准系统,并引入比例积分调节器对合并单元校准系统进行了同步控制。实际测试结果表明:采用所提方法后,同步偏差的波动范围从原先的600 ns至900 ns区间下降到40 ns左右,证明了所提方法的有效性。 相似文献
4.
5.
模拟量输入合并单元是智能变电站中广泛应用的设备,其时间性能是否满足规范要求直接关系到采样数据的同步性,对变电站计量与保护装置正常运行产生影响。目前较少有针对时间性能进行的研究及较为全面的时间性能测试系统。文章根据模拟量输入合并单元检验规范中时间性能的技术要求,分析了时间性能参数的含义及误差来源,提出针对模拟量输入合并单元不同时间性能参数、不同同步方式的测试方法,研制了时间性能参数测试系统,并对测试系统进行了TDC测时、相差测量准确度验证,及测试系统报文解析功能验证。结果表明,系统符合"三分之一准则"下的误差要求,满足时间性能检验需求。 相似文献
6.
7.
基于合并单元装置的高精度时间同步技术方案 总被引:1,自引:1,他引:0
智能变电站的发展对合并单元的时间同步性能提出了更高的要求,研究如何实现高精度的对时和守时功能是智能变电站发展的现实需要。文中从授时源误差、晶振特性、守时算法、逻辑处理等主要因素出发,针对合并单元装置的对时及守时技术需求,探讨了高精度时间同步的设计与实现方法。在此基础上,提出一种具有工程意义的合并单元时间同步技术的实现方案。该方案以现场可编程门阵列(FPGA)为控制核心,在FPGA内部使用不同功能模块实现各个环节的逻辑设计,并通过CPU与FPGA的相互配合实现精确的时间同步及良好的守时性能。合并单元时间同步性的试验结果及其在智能变电站的实际应用表明,该技术满足了智能变电站内合并单元装置时间同步功能的要求。 相似文献
8.
9.
10.
合并单元是智能变电站数字化信息传输的基础和保证,肩负着一次设备参量和间隔层设备的正确信息通信功能。目前电力行业标准只提出了合并单元应具备的性能指标和要求,并未对合并单元性能指标具体的测试方法给予说明。在综合分析合并单元性能指标的基础上,提出了合并单元现场测试的关键性能指标,并制定了相应的测试方案,通过实际工程的测试结果进行了验证,证明了该测试方案的有效性和准确性。 相似文献
11.
合并单元已经成为智能变电站信息采集的重要设备,然而有关合并单元功能及性能的检测却明显落后。目前,对于合并单元的检测常需借助标准互感器、精密示波器等多种仪器才能完成各项测试,操作繁琐。另一方面,智能变电站由于未采用经过检测合格的合并单元产品可能造成继电保护不正确动作,从而引发严重后果。因此,必须尽快提高合并单元检测技术水平以满足生产实际的需要。文章提出了一种基于ARM芯片的模拟量输入式合并单元测试仪的实现方法。该测试仪集精确度测试、通信接口测试、同步性能测试等多种测试于一体,可以对接入传统模拟信号或模拟小信号的合并单元进行综合测试,极大地简化了合并单元的测试过程。 相似文献
12.
13.
14.
15.
阐述了线路差动保护和智能变电站中各类分散采样的差动保护产生同步问题的原因,说明了差动保护在工程现场进行采样同步测试的必要性。重点提出了基于GPS精确对时的差动保护采样同步性远程测试的方法及其具体实现方式,分析了该同步测试方法误差特性及产生原因。最终给出了500 kV智能变电站线路和主变差动保护的测试实例,验证了该方法应用的可行性。 相似文献
16.
17.
18.
19.
基于合并单元同步性能与数据可靠性,分析同步元件的工作状态机制,提出同步守时方法。在分析合并单元同步元件工作状态机制与状态判断的基础上,研究了外部时钟丢失后合并单元误同步机理,并提出了相应的改进方法,以避免误同步的发生。 相似文献
20.
现阶段变压器差动保护、备自投、母线保护等装置都需要适应电磁式互感器、电子式互感器(含合并单元)同时接入的情况,为此设计了一种适用于混合数据源接入保护装置的数据同步采样方法。以保护装置内部的采样脉冲时刻为同步基准,对多路采样值(SV)输入进行插值同步,并同时启动模拟量输入的AD转换;通过实时测频和实时调整采样间隔对不同类型数据源输入信号的频率进行跟踪,以实现同步采样。该方法提高了智能变电站二次设备的适应性,在保护装置和模拟量输入的级联合并单元中均可采用。采用现场可编程门阵列(FPGA)实现了设计方案,在智能化保护装置中的应用和测试结果验证了该方案的有效性。 相似文献