MOSFET衬底电流模型在深亚微米尺寸下的修正

建立精确的衬底电流模型是分析ＭＯＳＦＥＴ器件及电路可靠性和进行ＭＯＳＦＥＴ电路设计所必需的．在分析载流子输运的基础上建立了一个常规结构深亚微米ＭＯＳＦＥＴ衬底电流的解析模型,模型公式简单．对模型进行了验证,研究了衬底掺杂浓度与栅氧化层厚度对拟合因子的影响,并分析了模型中拟合因子的物理意义．     

薄层SOI/MOSFET’s热载流子电流的数值模拟

本文应用“幸运电子”概念，取代平均电场热载流子模型［１］，利用二维数值计算的方法，建立起一组热载流子向栅氧化层注入的注入电流和栅电流模型（包括热电子和热空穴）．通过分别对ＳＯＩ／ＭＯＳＦＥＴ和相应的体硅器件模拟计算得出：栅电流和实验数据符合得很好；体硅器件的注入电流和通常一样，最大值发生在Ｖｇ＝Ｖｄ／２处；然而在薄膜（包括中等厚膜）ＳＯＩ器件中，由于存在着前栅、背栅的耦合作用，热载流子电流变化较为复杂．栅电流不能完全表现注入电流的变化情况．准确模拟注入电流是研究薄膜（包括中等厚膜）ＳＯＩ器件热载流子效应所     

SOI LDD MOSFET的栅电流的模拟

本文介绍一种采用载流子总量方法分析ＳＯＩ ＭＯＳＦＥＴ器件特性及热载流子效应的数值模型。使用专用模拟程序ＬＡＤＥＳ７联解器件内部二维泊松方程、电子和空穴的连续性方案。ＬＡＤＥＳ７可用于设计和预测不同工艺条件、几何结构对器件性能的影响。该模型直接将端点电流、端点电压与内部载流子的输运过程联系在一起，可准确地模拟ＳＯＩ ＭＯＳＦＥＴ器件的特性并给出清晰的内部物理图象。本文给出了ＬＡＤＥＳ７软件模拟的部     

凹槽栅MOSFET凹槽拐角的作用与影响研究

短沟道效应是小尺寸ＭＯＳＦＥＴ中很重要的物理效应之一，凹槽栅ＭＯＳＦＥＴ对短沟道效应有很强的抑制能力，通过对凹槽栅ＭＯＳＦＥＴ结构，特性的研究，发现凹槽拐角对凹槽栅ＭＯＳＦＥＴ的阈值电压及特性有着显著的影响，凹槽拐角处的阈值电压决定着整个凹槽栅ＭＯＳＦＥＴ的阈值电压，凹槽拐角的曲率半径凹槽ＭＯＳＦＥＴ一个重要的结构参数，通过对凹槽拐角的曲率半径，源漏结深及沟道掺杂浓度进行优化设计，可使凹槽栅ＭＯＳ     

MOS沟道和衬底电流的二维分布理论建模

小尺寸ＭＯＳ器件参量具有很强的分布效应,需要二维模型描述,本文从ｙ截面流函数方程求解获得了ＭＯＳ器件中的沟道电流和衬底电流二维分布解析模型,模型是横向场Ｅｒ（ｙ）和纵向场Ｅｘ（ｙ）的函数,二维分布模型截有较充分的物理过程,可以基本反映电流密度的实际分布,模型可应用于与电流路径相关的ＭＯＳ器件特性的研究,特别重要的应用领域是ＭＯＳ热载流子可靠性电子学中的栅电流分布建模,选和深亚微米ＭＯＳ器件的横向场     

深亚微米MOSFET衬底电流的模拟与分析

利用器件模拟手段对深亚微米ＭＯＳＦＥＴ的衬底电流进行了研究和分析，给出了有效的道长度，栅氧厚度，源漏结深，衬底掺杂浓度以及电源电压对深亚微米ＭＯＳＦＥＴ衬底电流的影响，发现电源电压对深亚微米ＭＯＳＦＥＴ的衬底电流有着强烈的影响，热载流子效应随电源电压的降低而迅速减小，当电源电压降低到一定程度时，热载流子效应不再成为影响深亚微米ＭＯＳ电路可靠性的主要问题。     

77K NMOSFET沟道热载流子注入效应

通过综合测试７７Ｋ和２９５Ｋ下先电子后空穴以及先空穴后电子注入时阈值电压和平带电压漂移以及Ｉ－Ｖ特性的蜕变，研究了ＮＭＯＳＦＥＴ中电荷俘获、界面态产生以及器件蜕变的低温特性和机制．提出的界面蜕变模型成功地解释了低温下ＮＭＯＳＦＥＴ热载流子增强蜕变的微观机制．     

双栅MOSFET的研究与发展

具有特殊结构的双栅ＭＯＳＦＥＴ是一种高速度、低功耗ＭＯＳＦＥＴ器件,符合未来集成电路发展的方向。文章介绍了多种双栅ＭＯＳＦＥＴ的结构、优点,以及近年来国内外对双栅ＭＯＳＦＥＴ的研究成果。     

77KFowler—Nordheim电子注入和栅氧化层俘获特性研究

本研究了７７Ｋ下薄栅ＮＭＯＳＦＥＴ在Ｆ－Ｎ均匀注入时栅氧化层对电荷的俘获特性，发现沟道区上方栅氧化屋将俘获电荷，使阀值电压下降，而栅边缘氧化层地电子的俘获明显增强，并高于室温一的对应值，从而导致ＮＭＯＳＦＥＴ关态特性变差，沟道电阻增大，以及电流驱动能力的显降低，提出了栅边缘氧化层增强电子俘获的深能级中性陷机制。     

深亚微米PESD MOSFET特性研究及优化设计

本文对多晶抬高源漏（ＰＥＳＤ）ＭＯＳＦＥＴ的结构作了描述，并对深亚微米ＰＥＳＤＭＯＳ－ＦＥＴ的特性进行了模拟和研究，看到ＰＥＳＤＭＯＳＦＥＴ具有比较好的短沟道特性和亚阈值特性，其输出电流和跨导较大，且对热载流子效应的抑制能力较强，因此具有比较好的性能．给出了ＰＥＳＤＭＯＳＦＥＴ的优化设计方法．当ＭＯＳＦＥＴ尺寸缩小到深亚微米范围时，ＰＥＳＤＭＯＳ－ＦＥＴ将成为一种较为理想的器件结构     

长沟道圆柱围栅高K栅栈结构MOSFETs器件的直接隧穿电流解析模型

An analytical direct tunneling gate current model for cylindrical surrounding gate（CSG） MOSFETs with high-k gate stacks is developed. It is found that the direct tunneling gate current is a strong function of the gate＇s oxide thickness, but that it is less affected by the change in channel radius. It is also revealed that when the thickness of the equivalent oxide is constant, the thinner the first layer, the smaller the direct tunneling gate current.Moreover, it can be seen that the dielectric with a higher dielectric constant shows a lower tunneling current than expected. The accuracy of the analytical model is verified by the good agreement of its results with those obtained by the three-dimensional numerical device simulator ISE.     

高k栅介质MOSFET的栅电流模型

提出了包括有限势垒高度下反型层量子化效应以及多晶硅耗尽效应在内的直接隧穿电流模型.在该模型的基础上,研究了采用不同高介电常数栅介质材料时MOSFET的栅电流与介质材料的介电常数、禁带宽度及和Si导带不连续等参数之间的关系.所获得的结果能够为新型栅介质材料的选取提供依据.     

高k栅介质MOSFET的栅电流模型

提出了包括有限势垒高度下反型层量子化效应以及多晶硅耗尽效应在内的直接隧穿电流模型.在该模型的基础上,研究了采用不同高介电常数栅介质材料时MOSFET的栅电流与介质材料的介电常数、禁带宽度及和Si导带不连续等参数之间的关系.所获得的结果能够为新型栅介质材料的选取提供依据.     

对OC门的研究及其应用

为了让读者确实理解TTL与非门与OC门的区别,熟练地掌握OC门的应用,通过对TTL与非门的分析,和对其弊端的指出,说明研制OC门的理由,总结了OC门上拉电阻的作用和计算方法,对OC门上拉电阻的计算方法有立新的说明,总结了OC门的所有优点。     

Theoretical study of the SiO2/Si interface and its effect on energy band profile and MOSFET gate tunneling current

Two SiO_2/Si interface structures,which are described by the double bonded model(DBM) and the bridge oxygen model(BOM),have been theoretically studied via first-principle calculations.First-principle simulations demonstrate that the width of the transition region for the interface structure described by DBM is larger than that for the interface structure described by BOM.Such a difference will result in a difference in the gate leakage current. Tunneling current calculation demonstrates that the SiO_2/Si...     

Modeling of Gate Tunneling Current for Nanoscale MOSFETs with High-k Gate Stacks

介绍了一种纳米MOSFET(场效应管)栅电流的统一模型,该模型基于Schrodinger-Poisson方程自洽全量子数值解,特别适用于高k栅介质和多层高k栅介质纳米MOSFET.运用该方法计算了各种结构和材料高k介质的MOSFET栅极电流,并对pMOSFET和nMOSFET高k栅结构进行了分析比较.模拟得出栅极电流与实验结果符合,而得出的优化氮含量有待实验证实.     

基于氧化铪的高k栅介质纳米MOSFET栅电流模型

运用一种全量子模型研究基于氧化铪的高k栅介质纳米MOSFET栅电流,该方法特别适用于高k栅介质纳米MOS器件,还能用于多层高k栅介质纳米MOS器件。使用该方法研究了基于氧化铪高k介质氮含量等元素对栅极电流的影响。结果显示,为最大限度减少MOS器件的栅电流,需要优化介质中氮含量、铝含量。     

OC门限流电路在串励电机控制中的研究

针对传统的以霍尔加磁环对电机电流进行检测再保护的电流限制的方法,提出了0C门硬件限流电路,该电路突破了传统的思路,不对电流进行采样,直接通过硬件电路对电机电流进行限州保护,即以设定的最大电流通过开关管所产生的压降作为0C门电路的参考值,以实际电流通过开关管所产生的压降作为比较值与参考值进行比较。当实际电流大于设定的最大电流时,0C门电路的输出关闭驱动开关管的控制电路,从而关断开关管,反之,当实际电流小于最大电流时,开关管正常工作,从而实现了对过电流进行快速的限制保护,确保了保护电路中的电流不会超过设定的最大电流。应用结果表明,该电路具有响应时间短,控制精度高,成本低等特点。所以其具有较高的应用推广价值。     

Modeling and estimation of edge direct tunneling current for nanoscale metal gate (Hf/AlNx) symmetric double gate MOSFET

This paper present, the modeling and estimation of edge direct tunneling current of metal gate (Hf/AlN_x) symmetric double gate MOSFET with an intrinsic silicon channel. To model this leakage current, we use the surface potential model obtained from 2D analytical potential model for double gate MOSFET. The surface potential model is used to evaluate the electric field across the insulator layer hence edge direct tunneling current. Further, we have modeled and estimated the edge direct tunneling leakage current for high-k dielectric. In this paper, from our analysis, it is found that dual metal gate (Hf/AlN_x) material offer the optimum leakage currents and improve the performance of the device. This feature of the device can be utilized in low power and high performance circuits and systems.     

Preparation of a new gate dielectric material HfTiON film

A new gate dielectric material HfTiON is deposited by reactive co-sputtering of Hf and Ti targets in N2/O2 ambient, followed by annealing in N2 at 600 ℃ and 800 ℃ respectively for 2 min. Capacitance-voltage and gate-leakage properties are characterized and compared for different anneal conditions. The results indicate that the sample annealed at 800 ℃ exhibits lower interface-state and oxide-charge densities, and better device reliability. This is attributed to the fact that the rapid thermal annealing at the higher temperature of 800 ℃ can effectively remove the damage-induced precipitation, forming a hardened dielectric/Si interface with high reliability.