一种改进的CMOS差分LC压控振荡器

介绍了一种改进的LC振荡器设计方法.谐振回路采用非对称电容结构,与常见的振荡器结构相比,经改进后的电路结构可以获得更好的相位噪声.基于0.35μm CMOS工艺,设计了一种采用补偿Colpitts振荡器电路结构实现的差分LC压控振荡器,工作电压为2.5V.经仿真证明,在设计中通过调整非对称电容谐振回路中的电容值,可以获得最优的相位噪声.     

一种改进的CMOS差分LC压控振荡器

介绍了一种改进的LC振荡器设计方法.谐振回路采用非对称电容结构,与常见的振荡器结构相比,经改进后的电路结构可以获得更好的相位噪声.基于0.35μm CMOS工艺,设计了一种采用补偿Colpitts振荡器电路结构实现的差分LC压控振荡器,工作电压为2.5V.经仿真证明,在设计中通过调整非对称电容谐振回路中的电容值,可以获得最优的相位噪声.     

宽带LC压控振荡器的相位噪声优化设计

采用0.35 μm BiCMOS工艺,设计了一款基于开关电容阵列结构的宽带LC压控振荡器.同时分析了电路中关键参数对相位噪声的影响.基于对VCO中LC谐振回路品质因数的分析,优化了谐振回路,提高了谐振回路的品质因数以降低VCO的相位噪声.采用噪声滤波技术,减小了电流源晶体管噪声对压控振荡器相位噪声的影响.测试结果表明,优化后的压控振荡器能够覆盖1.96～2.70 GHz的带宽,频偏为100 kHz和1 MHz的相位噪声分别为-105和-128 dBc/Hz,满足了集成锁相环对压控振荡器的指标要求.     

LC振荡器的设计要点

主要介绍了LC振荡器的设计要点.从LC振荡器的模型出发,研究了VCO的电路结构、谐振回路对于输出幅度的影响、VCO的噪声源、VCO的相位噪声以及谐振回路的Q值对于VCO的影响.给出了LC振荡器的设计要点及设计中需要考虑的约束条件.     

LC振荡器的设计要点

主要介绍了LC振荡器的设计要点. 从LC振荡器的模型出发，研究了VCO的电路结构、谐振回路对于输出幅度的影响、VCO的噪声源、VCO的相位噪声以及谐振回路的Q值对于VCO的影响. 给出了LC振荡器的设计要点及设计中需要考虑的约束条件.     

一种低噪声C类LC压控振荡器的设计

为了改善压控振荡器相位噪声,基于40 nm CMOS工艺,设计一种低噪声C类LC压控振荡器。交叉耦合NMOS对管通过电流镜偏置作为电路的电流源,并采用共模反馈偏置电路使交叉耦合PMOS对管工作在饱和区,保证LC压控振荡器实现C类振荡。通过差分可变电容的设计,压控振荡器的增益减小,压控振荡器的相位噪声得到改善。设计了4组开关电容进行调节,增大压控振荡器的调谐范围。仿真结果表明,处于1.2 V的电压下,压控振荡器振荡频率范围在4.14～5.7 GHz,频率调谐范围变化率达到31.2%,相位噪声为-112.8 dBc/Hz。     

应用于DRM/DAB接收机的压控振荡器设计

论文基于SMIC0.18umCOMS工艺,设计一种宽频低功耗低相位噪声的CMOS压控振荡器,电路采用差分LC振荡器,同时采用积累型MOS可变电容、缓冲电路及经改良的开关电容阵列,以降低功耗和相位噪声,由仿真结果可知,电路频率调谐范围为2.5G~3.1G,频偏为1MHz时相位噪声分布在-118dBc/Hz~-122dBc/Hz,工作电流小于10mA,满足设计要求,可应用于DRM/DAB接收机。     

LC振荡器的设计要点

主要介绍了LC振荡器的设计要点.从LC振荡器的模型出发,研究了VCO的电路结构、谐振回路对于输出幅度的影响、VCO的噪声源、VCO的相位噪声以及谐振回路的Q值对于VCO的影响.给出了LC振荡器的设计要点及设计中需要考虑的约束条件.     

数字控制振荡器的设计和顶层模型

采用0.18 μm CMOS六层金属工艺,利用带中心抽头的对称螺旋电感和新型电容调谐阵列构成的LC谐振回路,设计并实现了一种低功耗低相位噪声的数字控制振荡器(DCO).流片测试结果表明,相位噪声在1 MHz偏移频率处为-119.77 dBc/Hz.电路采用1.8V电源供电,消耗约4.9mA电流,当电源电压降到1.6V时,消耗约4.1 mA的核心电路电流,此时,相位噪声在1 MHz频偏处仍达到-119.1 dBc/Hz.为了提高全数字锁相环设计效率,采用硬件描述语言,构建了一种适用于全数字锁相环的仿真模型.该模型能大大缩短早期系统级架构选择和算法级行为验证的时间.     

0.18μm CMOS工艺全集成LC谐振压控振荡器的优化设计

本文介绍了用0．18μm六层金属混合信号／射频CMOS工艺设计的两个LC谐振压控振荡器，给出了优化设计的方法、步骤和测试结果。两个振荡器均使用片上元件实现。第一个振荡器采用混合信号晶体管设计，振荡频率为2．64GHz，相位噪声为-93．5dBc／Hz@500kHz。第二个振荡器使用相同的电路结构，但采用射频晶体管设计，振荡频率为2．61GHz，相位噪声为-95．8dBc／Hz@500kHz。在2V电源下，它们的功耗均为8mW，最大输出功率分别为-7dBm和-5．4dBm。     

低相位噪声毫米波平面振荡器研究

设计了一种低相位噪声毫米波平面振荡器电路,采用在振荡器谐振端嵌入缺陷接地结构(DGS)方法来改善振荡器的相位噪声;同时在振荡器混合集成中采用了芯片倒扣技术减小寄生效应.分析并比较了嵌入和未嵌入DGS结构两种振荡器电路的性能.测试结果表明,嵌入DGS结构的振荡器相位噪声比未嵌入的降低了5 dB～7 dB.     

具有电容阵列和电感阵列的1.8~2.6GHz CMOS压控振荡器

设计了一个具有开关电容阵列和开关电感阵列的1.76~2.56GHz CMOS压控振荡器。电路采用0.18µm 1P6M CMOS工艺实现。经测试,压控振荡器的频率调谐范围为37%。在频率调谐范围内及1MHz频偏处,相位噪声变化范围为-118.5dBc/Hz至 -122.8dBc/Hz。在1.8V电源电压下,功耗约为14.4mW。基于具有电容阵列和电感阵列的可重构LC谐振回路,对压控振荡器的调谐范围参数进行了分析和推导,所得结果为电路设计提供了指导。     

10GHz 0.25μm CMOS LC压控振荡器

采用标准0.25μm CMOS工艺实现了10GHz LC压控振荡器.为了适应高频工作,并实现低相位噪声,该压控振荡器采用了手动优化的带中心抽头的对称电感,将A-MOS变容二极管与无源金属-绝缘层-金属电容串联,并采用了带LC滤波器的尾电流源.测试结果显示,当振荡频率为10.2GHz时,在1MHz频偏处相位噪声为-103.2dBc/Hz,调谐范围为11.5%. 供电电压为3.3V时,核心电路功耗为9.0mW. 芯片面积为0.67mm×0.58mm.     

IOGHz 0.25μm CMOS LC压控振荡器

采用标准0.25μm CMOS工艺实现了10GHz LC压控振荡器.为了适应高频工作,并实现低相位噪声,该压控振荡器采用了手动优化的带中心抽头的对称电感,将A-MOS变容二极管与无源金属-绝缘层-金属电容串联,并采用了带LC滤波器的尾电流源.测试结果显示,当振荡频率为10.2GHz时,在1MHz频偏处相位噪声为-103.2dBc/Hz,调谐范围为11.5%.供电电压为3.3V时,核心电路功耗为9.0mW.芯片面积为0.67mm×0.58mm.     

5 GHz 0.18 μm CMOS工艺正交输出VCO

文章采用全开关状态的延时单元和双延时路径两种电路技术设计了一种高工作频率、低相位噪声的环形振荡器.环路级数采用偶数级来获得两路相位相差90 ℃的正交输出时钟.采用TSMC 0.18 μm CMOS工艺进行流片,电压控制振荡器(VCO)的频率范围为4.9～5.5 GHz,模拟的相位噪声为-119.3 dBc/Hz@5 M,采用1.8 V电源电压,核芯电路的功耗为30 mW, 振荡器核芯面积为60 μm×60 μm.     

IOGHz 0.25μm CMOS LC压控振荡器

采用标准0.25μm CMOS工艺实现了10GHz LC压控振荡器.为了适应高频工作,并实现低相位噪声,该压控振荡器采用了手动优化的带中心抽头的对称电感,将A-MOS变容二极管与无源金属-绝缘层-金属电容串联,并采用了带LC滤波器的尾电流源.测试结果显示,当振荡频率为10.2GHz时,在1MHz频偏处相位噪声为-103.2dBc/Hz,调谐范围为11.5%.供电电压为3.3V时,核心电路功耗为9.0mW.芯片面积为0.67mm×0.58mm.     

5GHz0.18μm CMOS宽带LC VCO

采用0.18μm RF CMOS工艺,设计了一个5GHz的宽带电感电容压控振荡器。该压控振荡器的电路结构选用互补交叉耦合型,采用噪声滤波技术降低相位噪声,并采用开关电容阵列扩展其调谐范围。后仿真结果表明,实现了4.44～5.44GHz的宽调谐。振荡器的电源电压为1.8V,工作电流为2.78mA,版图面积为0.37mm2。     

为调谐器设计的带自动幅度控制1.1GHz差分压控振荡器

为集成调谐器接收机芯片系统设计了一个带自动幅度控制回路的差分结构电容电感压控振荡器.通过采用pMOS管作为有源负阻使振荡器谐振回路可以直接接地电平,减小了寄生效应,扩大了频率调谐的线性及其范围.采用的自动幅度控制AAC回路具有元件少,噪声低,控制灵敏,调节容易,结构简单及设计方便的优点,并保证振荡器电路的性能最小地依赖于环境和制造工艺参数的变化.所设计的压控振荡器采用新加坡特许50GHz 0.35μm SiGe BiCMOS工艺流片,经测试在1MHz频率偏移处达到了-127.27dBc/Hz的相位噪声性能,具有宽的(990～1140MHz)和线性(调谐增益32.4MHz/V)的频率调谐曲线.整个振荡器电路在5V的供电电压下仅消耗6.6mA的电流,可以满足调谐器的应用需要.     

一种高工作频率、低相位噪声的CMOS环形振荡器

采用全开关状态的延时单元和双延时路径两种电路技术设计了一种高工作频率、低相位噪声的环形振荡器。环路级数采用偶数级来获得两路相位相差90°的正交输出时钟,芯片采用台湾TSMC0.18μmCMOS工艺。测试结果表明,振荡器在5GHz的工作频率上,在偏离主频10MHz处相位噪声可达-89.3dB/Hz。采用1.8V电源电压时,电路的功耗为50mW,振荡器核芯面积为60μm×60μm。     

LC振荡器相位噪声的非线性摄动分析技术

相位噪声是振荡器的重要性能指标,通过对振荡器的非线性微分方程的推导,从而引入新的参数来考虑振幅噪声和相位噪声之间的相关性同时把这些参数和振荡器的工作点联系起来。并且这些公式推导也考虑了LC谐振回路中振幅噪声和相位噪声之间的相关性。在此基础上这里研究了如何在时域状态方程下将噪声看成是对振荡输出信号的小扰动,并建立引入噪声后的随机微分方程,实现LC振荡器的相位噪声分析技术。