二辅助通道雷达副瓣对消处理的FPGA实现

传统的副瓣对消处理多基于通用DSP。为了在由FPGA构建的板级信号处理器上实现雷达副瓣对消处理,可以将副瓣对消的算法采用一种专用硬件架构来实现。在开发电路时充分考虑设计的可移植性,为以后类似的任务提供IP。基于硬件乘法器复用的方法设计的电路,已经过FPGA验证,实测对消比大于20 dB,达到了预定指标,并已应用于工程实践。     

基于FPGA的多DSP红外实时图像处理系统

多处理器系统已广泛应用于高速信号处理领域,为提高系统性能,更好地发挥多处理器优势,介绍采用基于FPGA的多DSP架构。利用FPGA作为数据调度核心,将处理器从繁杂的数据通信工作中解放出来,充分发挥了多处理器的并行工作能力,增强了系统的重构和拓展性。该系统已应用于工程实践中,以一块高密度电路板实现了从数据采集到图像校正、图像处理,以及图像显示的整个流程,能够满足对处理时间要求较高、较为复杂的图像处理算法的要求。     

一种基于DSP和FPGA的雷达信号处理机设计

研究了基于多片DSP和FPGA、CPLD等可编程器件的雷达信号处理机的设计方法，在对雷达信号处理算法与体系结构的映射进行讨论的基础上，以ADSP21161和V2 FPGA以及XC9500系列CPLD为实例，介绍了信号处理机的具体设计与实现，该结构实时信号处理能力强，具有较强的通用性。     

基于多FPGA的SAR成像信号处理机设计

文中针对FPGA在数字信号处理领域中一些区别于DSP的优点,以及SAR信号仿真与处理的大运算量、高数据通信量和实时性对成像处理机的可靠性和稳定性等特点,设计开发了一种基于多FPGA的SAR成像信号处理机。详细介绍了系统结构、数据通信方式以及FPGA配置等关键问题。     

双核处理视频压缩系统的设计与实现

针对目前视频处理平台单核运算、效率不高、升级不方便的特点,提出了DSP＋FPGA双核并行处理的新型体系结构,同时发挥DSP能够高速处理数字信号和FPGA善于控制大数据量吞吐的特性,快速有效地实时实现了CIF格式图像的H．264视频压缩算法;同时对H．264视频压缩标准的快速预测算法进行了研究,并针对DSP硬件及指令特点实现了代码优化．结果表明DSP＋FPGA双核联合使用,提高了系统执行效率和灵活性,在压缩速度和压缩质量上都取得了良好的效果．     

一种雷达通用信号处理系统的实现与应用

鉴于FPGA和DSP各自的优势,FPGA+DSP信号处理架构,已成为信号处理系统的常用结构.但目前此结构处理平台功能固定、通用性差,或对平台的介绍缺乏具体实现.文中针对以上两点提出一种通用信号处理系统,该系统不仅将两种处理器的优点集于一身,并且具有很强的通用性,可以应用于不同的雷达系统.最后分别列举了该系统在连续波雷达...     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。     

A new FPGA architecture suitable for DSP applications

A new FPGA architecture suitable for digital signal processing applications is presented.DSP modules can be inserted into FPGA conveniently with the proposed architecture,which is much faster when used in the field of digital signal processing compared with traditional FPGAs.An advanced 2-level MUX(multiplexer) is also proposed.With the added SLEEP MODE PASS to traditional 2-level MUX,static leakage is reduced.Furthermore, buffers are inserted at early returns of long lines.With this kind of buffer,the delay of the long line is improved by 9.8%while the area increases by 4.37%.The layout of this architecture has been taped out in standard 0.13μm CMOS technology successfully.The die size is 6.3×4.5 mm~2 with the QFP208 package.Test results show that performances of presented classical DSP cases are improved by 28.6%-302%compared with traditional FPGAs.     

Review of advanced FPGA architectures and technologies

Field Programmable Gate Array （FPGA） is an efficient reconfigurable integrated circuit platform and has become a core signal processing mieroehip device of digital systems over the last decade. With the rapid development of semiconductor technology, the performance and system inte- gration of FPGA devices have been significantly progressed, and at the same time new challenges arise. The design of FPGA architecture is required to evolve to meet these challenges, while also taking advantage of ever increased microchip density. This survey reviews the recent development of advanced FPGA architectures, including improvement of the programming technologies, logic blocks, intercon- nects, and embedded resources. Moreover, some important emerging design issues of FPGA archi- tectures, such as novel memory based FPGAs and 3D FPGAs, are also presented to provide an outlook for future FPGA development.     

无源网络导纳分析仪设计与实现

以AT89S52单片机和FPGA作为测量和数据处理核心,基于DDS技术,并结合I/V变换、A/D采样等外围电路,以及离散傅立叶变换(DFT)等数字信号处理方法,设计并实现了一种简易的无源网络导纳分析仪.另外,系统具有连续测量、频率特性测量及其绘制曲线等功能;还具有性能稳定、结构简单、测量方法巧妙,精度较高,人机交互界面友好等特点.     

基于FPGA的超声相控阵接收系统的研究

超声相控阵检测技术具有提高检测灵敏度、分辨力和信噪比等优点。该文基于现场可编程门阵列(FPGA)技术,控制接收部分的信号以完成电压隔离,放大,滤波处理并转换为低电压差分信号(LVDS)等功能,实现了超声相控阵接收控制系统的小型化和数据传输的高速化。实验结果表明,处理的信号满足所需要求,系统稳定,对相控阵接收系统的优化具有重要意义。     

A programmable image processing system using FPGAs

Real-time image processing usually requires an enormous throughput rate and a huge number of operations. Parallel processing, in the form of specialized hardware, or multiprocessing are therefore indispensable. This piper describes a flexible programmable image processing system using the field programmable gate array (FPGA). The logic cell nature of currently available FPGA is most suitable for performing real-time bit-level image processing operations using the bit-level systolic concept. Here, we propose a novel architecture, the programmable image processing system (PIPS), for the integration of these programmable hardware and digital signal processors (DSPs) to handle the bit-level as well as the arithmetic operations found in many image processing applications. The versatility of the system is demonstrated by the implementation of a 1-D median filter.     

A novel real-time resource efficient implementation of Sobel operator-based edge detection on FPGA

A new resource efficient FPGA-based hardware architecture for real-time edge detection using Sobel operator for video surveillance applications has been proposed. The choice of Sobel operator is due to its property to counteract the noise sensitivity of the simple gradient operator. FPGA is chosen for this implementation due to its flexibility to provide the possibility to perform algorithmic changes in later stage of the system development and its capability to provide real-time performance, hard to achieve with general purpose processor or digital signal processor, while limiting the extensive design work, time and cost required for application specific integrated circuit. The proposed architecture uses single processing element for both horizontal and vertical gradient computation for Sobel operator and utilised approximately 38% less FPGA resources as compared to standard Sobel edge detection architecture while maintaining real-time frame rates for high definition videos (1920 × 1080 image sizes). The complete system is implemented on Xilinx ML510 (Virtex-5 FX130T) FPGA board.     

雷达视频积累算法在FPGA上的实现

随着超大规模集成电路技术尤其是FPGA技术和数字信号处理技术的迅猛发展,为雷达信号处理技术的工程实现提供了新思路和新方法。采用FPGA技术对雷达的视频信号进行视频积累,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。以自行研制的雷达信号处理PCI卡为平台,详细介绍了雷达视频积累算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行视频积累的优势,为雷达视频积累的工程实现提出了一条新思路。     

基于FPGA和DSP的微振动传感器信号采集系统设计

为实现对双M-Z型光纤微振动传感器的振动信号进行实时检测和处理,提出一种基于FPGA和DSP的数据采集和实时处理系统。通过描述系统的硬件设计原理和寄存器配置,以及软件框架和流程,介绍了系统的设计和实现方法。经验证,该系统实现对微振动传感器的实时数据采集并实时进行信号处理,能满足微振动传感器系统对实时性的要求。该系统具有可重构性,方便实现不同算法。     

扫描隧道显微镜的新型实时图像处理系统

本文介绍了一种用于扫描隧道显微镜的实时图像处理系统。通过改变形态学运算，定义条件腐蚀、条件膨胀、开运算、闭运算、可滤除幅度大于特定值的噪声信息。选择适当的模板结构和门限阈值，这种改进的形态滤波器既保留了传统形态滤波器的优点，又克服了它的特点。     

基于FPGA的振动信号采集处理系统设计

在振动信号采集和处理系统设计中,信号的处理时间与可靠性决定着系统应用的可行性。本文设计了一种基于FPGA的振动信号采集处理系统,该系统通过振动信号采集电路、抗混叠滤波电路、AD采样电路将电荷信号转化为数字信号送入FPGA,在FPGA处理设计中利用数据流控制方法并行实现了信号的采样和处理,并在数据存储和访问过程中采用时钟时标方法判断信号采样过程中的数据丢失情况,有效提高了振动信号处理的实时性及可靠性。本设计在真实环境中进行了验证,系统运行稳定可靠,满足各项技术应用要求。     

一种基于FPGA的激光散斑实时测量目标角振动的新方法

针对数字散斑相关测量技术,提出了一种新的激光测量目标角振动的方法。该方法利用FPGA实现信号处理,构建的测振系统具有较远距离实时测振、系统结构简单、对器件的要求较低等特点。分别介绍了发射模块、接收模块以及信号处理模块。基于此方法构建了一套实验系统,并进行了初步的实验。仿真结果及实验表明激光散斑法实时测量目标角振动是可行的。     

大频差长地址码扩频系统快速捕获方案的设计与实现

该文基于离散时间信号处理分析了多普勒频移对捕获性能影响的表达式,给出部分匹配滤波器与FFT结合方案的原理。针对大频差长地址码扩频系统快速捕获问题,提出一种采用部分匹配滤波器与FFT结合算法的实现方案,在考虑捕获性能与实现复杂性间的折衷上,具有很好的灵活性。该方案应用FPGA与DSP芯片配合实现,应用结果表明该方案在移动卫星通信和直扩抗干扰通信中具有很好的应用前景。     

基于FPGA的星载电场仪信号处理系统设计

为了构建空间电场测量体系,设计了基于FPGA的星载电场仪信号处理系统。区别于探空火箭电场信号测量系统,星载电场仪系统采用XilinxFPGA为主控制器和数据处理单元,同时针对星上环境提出了偏置电流源和浮动参考地等独特设计。文章介绍了系统的硬件设计和软件设计。测试结果表明,系统稳定可靠,具有一定的参考价值和实际应用价值。