一种用于SAR成像的数据存储系统设计方法

针对合成孔径雷达(SAR)成像回波数据量巨大和存储器资源利用率偏低的问题,提出一种双倍数据速率动态随机存储器(DDR)的存储装置,并设计一种原位转置的存储方法。该方法首先比较雷达回波数据距离向和方位向的长度,通过预留出距离向和方位向中较长数据的单行或者单列所占用的存储空间来提高存储器读地址和写地址逻辑映射的灵活性,有效地实现了大数据量的片内转置操作,提高了双倍数据速率动态随机存储器(DDR)的资源利用率,并将分块子矩阵地址映射方法和跨页地址映射方法应用于原位转置中,有效地提高了SAR回波数据转置的访问效率。仿真实验结果表明,该数据存储系统在满足成像实时性的同时降低了一半的DDR存储器的用量,提高了DDR的资源利用率,降低了成本,目前已成功应用于多种模式的SAR成像处理中。     

基于DDR SDRAM的CTM算法与实现

高分辨率SAR实时成像的大数据量使得矩阵转置运算量激增,成为算法研究中的重要问题。本文结合DDR SDRAM的内部运行机制和读写时序,提出面向DDR SDRAM的最快列读取CTM(corner turning memory,矩阵转置)和读写均衡CTM算法,在无冗余存储器DDR SDRAM体系中获得满意的效果。     

一种二维访问效率均衡的SAR数据矩阵转置方法

针对SAR成像矩阵转置效率偏低的问题,提出了矩阵分块三维映射法.该方法基于带有bank划分的存储介质并利用其数据访问特性,通过矩阵分块和跨bank优先数据访问方式将二维数据矩阵映射至存储介质的三维存储空间,能够充分发挥存储介质的数据访问效率.实测结果表明,该方法使二维数据的访问效率都接近于顺序访问的效率,极大提高了SAR成像的矩阵转置效率.     

SAR实时成像高效矩阵转置研究和实现

矩阵转置是SAR成像处理中的重要运算,SAR成像的实时巨量数据处理对基于片外存储的矩阵转置算法效率提出了很高的要求,而目前的实时转置算法实现的效率都偏低.文中通过分析片外存储特性,研究和提出适用于SAR实时成像的矩阵转置算法,占有片内资源少,读写平衡且效率高,配置灵活可组合成较复杂的矩阵转置形式,目前已成功应用于多种模式的SAR成像处理.     

基于ddr sdram的行写行读高效转置存储算法的实现

本文介绍了如何利用FPGA控制ddr sdram实现实时SAR成像系统的转置存储。传统的基于sdram的转置存储算法读写两端速率不匹配,严重影响系统的流水操作及实时性,本文基于对传统算法及转置存储原理的分析,提出了一种基于ddr sdram的行写行读的高效转置存储算法,并对该算法的效率及实现作了一定的分析。该算法有效地解决了转置存储时读写两端速率不匹配的问题,提高了成像系统的实时性。     

SAR信号处理中快速算法的应用

本文在分析了限制ＳＡＲ信号处理速度的基础上人出了一个矩阵分块转置逄法，文中还给出了矩阵分块算法与其它算法的比较。     

一种基于FPGA+DDR3的雷达数据高速重排方法

由于现场可编程门阵列(FPGA)处理速度快、数据吞吐量大,双倍速率同步动态随机存储器(DDR)存储容量大、价格低,因此多数雷达均采用FPGA+DDR3的架构实现数据重排。但由于DDR3跳变地址读写效率低,导致重排速度慢,已不能满足现代雷达对信号处理速度提出的要求。因此本文提出了一种高速重排方法,通过数据拼接、按块读取、设计同时读写时序等操作,可大幅度减少地址跳变次数,提升重排速度,以满足现代雷达对信号处理速度提出的要求。     

基于GPU的多模式SAR成像加速研究

针对多模式合成孔径雷达(SAR)成像处理中存在的计算效率不足问题,提出了一种基于GPU的多模式SAR统一成像并行加速方法。为充分利用GPU的显存资源,提高算法的运算效率,利用共享内存对矩阵转置、矩阵相乘等部分进行大规模数据并行计算。实验结果表明,该算法大幅度提升了多模式SAR成像的计算效率,最高加速比达到55.62,解决了GPU显存空间利用率较低的问题。     

基于Cache优化的大点数FFT在TS201上的实现

该文针对现有大点数快速傅里叶变换(FFT)在TS201处理器上的实现没有充分考虑Cache丢失对执行效率影响的问题,提出了改进型 Winograd 算法的实现方法。该改进型方法通过优化行列读取方法,最大程度利用Cache的读写特点,避免了三次显性转置;并通过重构蝶形运算,隐藏了乘铰链因子。实例测试与现有处理方法对比结果表明,Cache优化的大点数FFT执行速度有了明显提高,可用于雷达处理系统中的脉冲压缩的快速实现。     

基于超大点数FFT优化算法的研究与实现

针对应用系统对超大点数快速傅里叶变换(FFT)的性能需求不断提升,以及现有处理平台的资源对实现超大点数FFT的制约问题,该文提出一种超大点数FFT的实现方法。该方法通过优化铰链因子存储,采用行列号方式访问2维矩阵避免了3次显性转置,从而节省了内存资源;同时,通过分析处理器的分级存储结构特点,优化了矩阵行列划分规则,进而提高了行列访问效率。实验结果表明,该方法节约了近一半的内存资源,且有效提高了超大点数FFT的执行速度。     

Energy-efficient DSPs for wireless sensor networks

There are many new challenges to be faced in implementing signal processing algorithms and designing energy-efficient DSPs for microsensor networks. We study system partitioning of computation to improve the energy efficiency of a wireless sensor networking application. We explore system partitioning between the sensor cluster and the base station, employing computation-communication tradeoffs to reduce energy dissipation. Also we show that system partitioning of computation within the cluster can also improve the energy efficiency by using dynamic voltage scaling (DVS)     

基于三维成像技术的激光图像处理系统

采用图像处理技术处理后的激光三维图像能够显著提升图像精度,为刑事侦查、工业部件生产提供可靠的图像依据。通过设计基于三维成像技术的激光图像处理系统解决三维成像技术精度低、耗时长的问题。系统主要包括激光三维成像模块、DDR外接存储模块、FPGA模块、上位机等部分;激光三维成像模块增加转镜获取高精度的激光三维图像,DDR外接存储模块负责存储激光数据,分散FPGA模块资源损耗,通信电路模块负责传输DSP和上位机、DSP和FPGA之间的激光数据;软件部分依据激光三维成像原理获取激光数据,基于OpenGL软件接口重构激光三维图像表面。实验结果显示,系统成像精度高,处理激光三维图像效率和可靠性强,在激光三维图像处理方面的应用前景广阔。     

基于AXI4的卫星接收机DDR3多端口存储的设计

针对卫星图像实时接收与处理系统提出的实际应用需求,采用Xilinx的Virtex 6系列FPGA为平台设计实现了一种基于AXI4总线结构的多端口DDR3 SDRAM存储控制器。允许多个模块实时对单一DDR3外部存储器进行读写访问,满足现有系统中多处理模块需同时缓存各阶段卫星图像数据的需求。通过实际功能验证和ChipScope采样读写数据信号,验证了系统的可行性与可靠性,计算得出最大传输带宽达6.0GB/s、带宽利用率最高在70%-93%之间。应用AXI4总线结构,本多端口存储控制器在高速数据读写系统中具有很高的拓展应用价值。     

视频解码器验证板的DDR SDRAM控制器的实现

DDR SDRAM是一种大容量,高速度的同步动态存储器,但是由于其对同步性的要求以及需要由控制字来控制的特点使得他与系统之间必须有一个接口来实现时钟同步和对DDR SDRAM进行控制.介绍了在用硬件实现H.264协议解码部分的FPGA验证中的DDR SDRAM控制器的实现.提出了一种适用于多用户访问的DDR SDRAM控制器的设计方案,为快速访问大容量存储器的电路设计提供了新的思路.     

基于FPGA的振动信号采集处理系统设计

在振动信号采集和处理系统设计中,信号的处理时间与可靠性决定着系统应用的可行性。本文设计了一种基于FPGA的振动信号采集处理系统,该系统通过振动信号采集电路、抗混叠滤波电路、AD采样电路将电荷信号转化为数字信号送入FPGA,在FPGA处理设计中利用数据流控制方法并行实现了信号的采样和处理,并在数据存储和访问过程中采用时钟时标方法判断信号采样过程中的数据丢失情况,有效提高了振动信号处理的实时性及可靠性。本设计在真实环境中进行了验证,系统运行稳定可靠,满足各项技术应用要求。