基于AT91RM9200的嵌入式网络摄像机的设计与实现

本文介绍了一种基于AT91RM9200的嵌入式网络摄像机设计方案。该系统以嵌入式Linux作为操作系统,采用MPEG-4的专用编码芯片对采集到的数字视频进行压缩编码,生成MPEG-4码流。MPEG-4码流经过AT91RM9200控制器外接的网络芯片被输送到PC机。PC机端通过内嵌MPEG-4解压插件的IE浏览器来播放视频和控制网络摄像机的状态变化。     

基于FPGA的图像采集模块设计

介绍一种通用的高速前端图像采集模块。该模块主要由视频解码芯片SAA7113H和FPGA组成,图像数据通过模拟摄像机获取图像,经过SAA71113H转换成数字图像信号后,由FPGA对图像采集进行控制。在图像采集的过程中,采用状态机的方式对FPGA内部的2个RAM块进行乒乓操作来采集图像数据。编写FPGA程序,并进行相关仿真及实际调试操作。结果证明,该采集模块具有很好的可行性及稳定性。此模块不需要外部存储器,能够运用在各种图像处理系统的前端。     

基于Linux的嵌入式网络摄像机设计

本嵌入式网络摄像机采用高性能ARM9芯片微处理器,内置嵌入式Web服务器。通过嵌入式多任务操作系统采集摄像机视频数据;采集的视频信号数字化后经MJPEG算法压缩,再通过内部总线送到内置的Web服务器;使用者可以直接用浏览器观看Web服务器上的摄像机图像;通过通用网关接口CGI,授权用户还可以控制摄像机、云台和镜头的动作或直接通过Web页面对系统进行配置。     

基于TMS320 DSP视频压缩系统的设计

本文给出了基于TMS320C6205 DSP芯片的嵌入式视频压缩系统的总体方案设计、硬件系统设计原理图和相应的底层软件模块的开发.系统还具有较好的可扩展性,可以很容易在其基础上实现二次开发,构成嵌入式视频会议系统或网络摄像机等具体的应用系统.     

基于GO 7007 SB的嵌入式网络摄像机设计

在简要介绍网络摄像机发展现状及G07007SB芯片工作原理的基础上，提出一种ARM G07007SB的嵌入式网络摄像机解决方案：给出了嵌入式网络摄像机较详细的硬件结构图，对ARM与G07007SB之间初始化阶段的通讯进行重点分析。     

CMOS图像传感器用于网络摄像机的设计

以网络摄像机为应用背景,介绍了OmniVision公司两款CMOS图像传感器芯片的参数、接口和通信协议,结合网络摄像机的开发环境,给出了芯片与嵌入式CPU的硬件连接、PCB布局和调试经验,以及选择两款芯片的注意事项,并示例详细说明了用软件设置芯片有关寄存器的方法。分析了用CMOS图像传感器替代CCD图像传感器做网络摄像机视频前端的优势和可行性。     

一种基于FPGA和软核CPU的嵌入式系统设计方法

本文对一种基于FPGA和软核CPU的嵌入式系统设计的方法进行了描述,整个系统以FPGA和NIOS为中心进行设计,外围接口包括JTAG、串口、USB口等.系统选用ALTERA公司的Cyclone系列的芯片作为核心处理芯片,配合ALTERA公司推出的NIOS软核嵌入式处理器构成整个系统的核心.操作系统采用μC/OS嵌入式系统,并移植到FPGA平台上.     

基于MPEG-4的嵌入式IP网络监控摄像系统

基于MPEG4的嵌入式IP网络监控摄像系统是将智能摄像机与数字化和压缩芯片集成为一体的嵌入式视频采集及网络传输系统。采用了数字图像处理技术、MPEG-4数字音视频压缩技术、嵌入式操作系统及嵌入式操作系统软件开发技术、符合工业标准的应用接口开发技术、计算机网络通信技术等多种先进技术。     

基于S3C2410网络视频监控系统的设计与实现

本文介绍了一种基于S3C2410的嵌入式网络视频监控系统的设计方案。系统中以嵌入式Linux为操作系统，采取MPEG-4专用压缩编码芯片MPG440对采集到的数字视频信号进行压缩编码，生成MPEG-4视频码流，视频码流通过S3C2410主控制器外接的网络控制芯片传输到PC机，再通过内嵌的MPEG-4解压插件的IE浏览器来播放视频数据以及控制摄像机的监控状态。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

一种高分辨率视频展示台摄像机设计

采用“DSP＋FPGA＋MCU”的方案,设计了一种基于80万像素彩色CCD芯片组的新型高分辨率摄像机。CCD采集的模拟图像信号经A／D转换后送给DSP和FPGA进行处理,FPGA完成视频格式的转换和帧率提升后输出XGA分辨率的图像,并实现了一种自动聚焦算法,MCU则根据FPGA聚焦信息和DSP光圈信息,结合一定的策略控制光学镜头中的步进电机从而实现自动聚焦和自动光圈。该摄像机具有输出分辨率高,图像质量好,功能利于扩展等特点,并广泛应用于教育及商用领域的视频展示台中。     

基于FPGA的高性能计算中全局流水的研究

针对FPGA的全局流水进行了研究,采用CPU+FPGA的混合架构,论证了FPGA实现全局流水的优越性:使用FPGA进行全局流水可以在CPU处理过程中减少FPGA等待时间,提高FPGA的利用率;可以减少FPGA与CPU之间的通信量以及程序在CPU端的存储开销;可以均衡CPU负载,使得CPU有空闲时间处理其它任务。用N-Body的FMM算法作为例子,对优越性分别作了分析,并设计了实验方案,实验结果表明了FPGA实现全局流水的优越性。     

基于FPGA的多通道高速实时信号处理系统设计

在高速实时信号处理系统中常采用 FPGA+DSP 的架构,根据各自的优点,FPGA 主要做前端信号处理和系统控制。结合具体工程项目,分析设计如何在 FPGA 中实现中频正交采样(DDC),FPGA 如何与 TS201实现高速链路口通信,以及如何在 FPGA 中实现多路信号并行实时处理。     

FPGA中QDRII+SRAM FIFO接口设计

为了实现模块化设计,缩短FPGA的开发周期,提出了基于Xilinx Virtex-7 FPGA的QDRⅡ+ SRAMFIFO接口设计方案.借鉴标准FIFO的设计思想,结合QDRⅡ+SRAM控制器的特点,设计基于QDRⅡ+ SRAM控制器的FIFO接口.通过原型机测试,验证了该接口不仅具有标准FIFO的功能,而且具有存储空间大等优势.     

基于FPGA+GPU的图像采集处理系统设计

随着嵌入式图像处理系统的快速发展,对于前端图像采集模块的需求越来越高。图像采集的速度、分辨率、可靠性以及集成度对后续设计的准确度由极大的影响。通过对数字图像采集系统进行研究,设计出了基于FPGA和GPU架构的图像采集处理系统,重点研究了图像采集处理系统的硬件设计过程和软件设计过程。在基于FPGA+GPU的图像采集处理系统中,让具有强大运算处理能力的GPU专注于数据存储、用户交互以及后续的图像处理。系统中,FPGA则负责图像的采集、外设控制、任务调度。GPU与FPGA之间通过高速PCIE总线进行通信,分别设计编写基于Linux系统的驱动程序和FPGA端PCIE程序。实验结果表明,所设计基于FPGA+GPU的图像采集处理系统可实现437.5Mbps的实时图像采集存储速度,传输过程实时稳定,数据传输完整。     

一种1750A指令集仿真软核设计与验证

MIL-STD-1750A指令集是星载弹载计算机常用指令集之一,为实现该类指令集CPU+FPGA的通用性验证,实现安全性、强度、单粒子翻转等异常测试,满足测试覆盖率要求,保证星载弹载计算机系统可靠性,提出了一种CPU+FPGA的仿真模型搭建方法,利用如中断和故障处理机制的实现、浮点运算单元设计方式、异常注入机制设计以及图形控制界面等关键技术,实现了一种精简1750A仿真软核。实验证明,利用该仿真软核设计的CPU+FPGA的仿真模型平台,可极大提高1750系列CPU相关接口的FPGA产品的验证效率和可靠性,也为后续星载弹载软件的测试提供了一套故障注入方便、故障定位清晰的测试平台。     

SoC FPGA在声波测井数据采集系统中的应用

传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗.以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信等SoC技术,简化了硬件设计,降低了电路功耗,提高了系统的可靠性.     

SV DPI技术在FPGA仿真验证的应用探讨

SystemVerilog作为近年来逐渐流行的FPGA验证语言,包含了丰富的验证特性：DPI、断言技术、功能覆盖率等,其中DPI接口技术可以帮助验证工程师在验证平台中实现对C或C++的调用,验证工程师可以通过编写C函数来实现复杂激励模型设计,同时也为进行复杂算法的FPGA设计的仿真验证提供了新的验证思路。本文提出一种基于DPI接口的FPGA仿真验证方法,实验表明：利用该方法搭建的仿真验证平台相对于传统的纯verilog验证平台,具有更高的仿真效率和验证的灵活性。该验证方法为算法级FPGA设计的确认测试提供了新的验证思路。     

一种基于TMS320 C6713的捷联惯导系统设计

为适应目前捷联惯性导航系统（ SINS）实时性好、速度快、精度高、小型化、低功耗发展需求,设计一种DSP＋FPGA的捷联惯导系统平台,采用FPGA完成传感器数据采集与控制;采用高性能TMS320C6713 DSP为核心处理器完成航姿解算;介绍了FPGA与DSP数据交互关系;DSP程序采用C语言和汇编语言编写,FPGA设计采用VHDL语言描述;实验证明：设计可行,姿态角误差在0.05°范围内,精度符合设计要求。     

一种产生引信电路激励信号的新方法

为了完整测试某型号导弹引信电路的工作状况,提出了一种产生可调频调幅激励信号的新方法,系统架构为:DSP+FPGA+RAM+D/A。上位机实时录制引信工作中的波形并采样,通过串口把采样数据传给DSP,经计算后缓存RAM中并由FPGA控制时序将波形恢复并输出,波形输出个数和波形的长度均可以控制,而且产生的波形任意,操作非常灵活。实验证明,与传统DDS产生方法相比,该方法产生波形灵活,可更好应用于引信电路工作状况的测试中,大大降低了测试成本,具有很强的推广性和实用性。