TC~2CLA的混合模块延迟公式及优化序列

为提高长加法器的运算速度,扩展操作位数,提出了一种加法器结构--混合模块顶层进位级联超前进位加法器(TC2CLA).该结构将层数Mi>1的CLA模块底层进位级联改为顶层超前进位单元进位级联.在CLA单元电路优化和门电路标准延迟时间tpd的基础上,由进位关键路径推导出混合模块TC2CLA的模块延迟时间公式,阐明了公式中各项的意义.作为特例,导得了相同模块TC2CLA的模块延迟时间公式.并得出和证明了按模块层数递增级联序列是混合模块TC2CLA各序列中延迟时间最短、资源(面积)占用与功耗不变的速度优化序列.这一结论成为优化设计的一个设计规则.还给出了混合模块级联序列数的公式和应用实例.TC2CLA和CLA的延迟时间公式表明,在相同模块序列和不等待(组)生成、传输信号的条件下,最高位进位延迟时间及最高位和的最大延迟时间减小.     

混合模块无等待时间序列超前进位加法器设计

在不增加超前进位加法器模块延迟时间的条件下,为最大限度地扩展操作位数,在分析混合模块超前进位加法器(CLA)延迟时间公式的基础上提出了混合模块无等待时间序列超前进位加法器.给出了混合模块CLA的无等待时间序列和无等待时间完全序列的定义,推证出序列的延迟时间公式及重要性质.并在功耗、面积(资源)占用约束下,优化设计了操作位数复盖范围为10～854位的94个混合模块无等待时间序列超前进位加法器.实现了保持CLA模块速度条件下,最大限度地扩展操作位数的目的.     

超前进位加法器混合模块延迟公式及优化序列

为扩展操作位数提出了一种更具普遍性的长加法器结构——混合模块级联超前进位加法器。在超前进位加法器(CLA)单元电路优化和门电路标准延迟模型的基础上，由进位关键路径推导出混合模块级联CLA的模块延迟时间公式，阐明了公式中各项的意义。作为特例，自然地导出了相同模块级联CLA的模块延迟时间公式。并得出和证明了按模块层数递增级联序列是混合模块级联CLA各序列中延迟时间最短、资源(面积)占用与功耗不变的速度优化序列。这一结论成为优化设计的一个设计规则。还给出了级联序列数的公式和应用实例。     

混合模块TC~2CLA优化设计的结构参数约束

在顶层进位级联超前进位加法器（TC2 CLA）基本单元及组合方案优化设计的基础上,将微电子技术工艺水平制约下的门电路最大扇入数Nfanin（max）和扇出数Nfanout（max）经分析、归纳转化为混合模块TC2 CLA全面优化设计的结构参数约束.推导出TC2 CLA结构参数组位数jm,模块层数Mj与Nfanin（max）、Nfanout（max）的约束公式,并列出优化分析表.公式和优化表给出了TC2 CLA结构参数（jm、Mj）在全面优化设计中的约束,为混合模块TC2 CLA及优化序列、无等待时间序列的优化设计及操作位的扩展奠定了基础.     

基于逻辑结构的超前进位加法器的设计

通过对计算机加法器的研究,从门电路标准延迟模型出发,在对超前进位加法器逻辑公式研究的基础上,在主要考虑速度的前提下,给出了超前进位加法器的逻辑电路的设计方案。主要对16位、32位加法器的逻辑电路进行分析设计,通过计算加法器的延迟时间来对比超前进位加法器与传统串行进位链加法器,得出超前进位算法在实际电路中使加法器的运算速度达到最优。     

对数跳跃加法器的算法及结构设计

本文介绍一种新型加法器结构——对数跳跃加法器,该结构结合进位跳跃加法器和树形超前进位加法器算法,将跳跃进位分组内的进位链改成二叉树形超前进位结构,组内的路径延迟同操作数长度呈对数关系,因而结合了传统进位跳跃结构面积小、功耗低的特点和ELM树形CLA在速度方面的优势.在结构设计中应用Ling's算法设计进位结合结构,在不增加关键路径延迟的前提下,将初始进位嵌入到进位链.32位对数跳跃加法器的最大扇出为5,关键路径为8级逻辑门延迟,结构规整,易于集成.spectre电路仿真结果表明,在0.25μmCMOS工艺下,32位加法器的关键路径延迟为760ps,100MHz工作频率下功耗为5.2mW.     

超前进位加法器的优化设计

在对超前加法器逻辑算法分析的基础上,介绍了一种优化设计方法。宽位加法器采用多层CLA（ Carry Look-ahead Adder）块技术,按四位为一组进行组间超前进位,减小硬件延时,达到并行、高速的目的。并在晶体管级重点对全加器进行优化设计,从而降低整个电路的延时、面积和功耗。仿真结果表明,在SMIC65 nm工艺下,设计出的16位超前进位加法器,其延时,面积,功耗相比传统结构都有了明显的改善,达到了优化的效果。     

对数跳跃加法器的静态CMOS实现

介绍了一种32位对数跳跃加法器结构.该结构采用EL M超前进位加法器代替进位跳跃结构中的组内串行加法器,同EL M相比节约了30 %的硬件开销.面向该算法,重点对关键单元进行了晶体管级的电路设计.其中的进位结合结构利用L ing算法,采用支路线或电路结构对伪进位产生逻辑进行优化;求和逻辑的设计利用传输管结构,用一级逻辑门实现“与-异或”功能;1.0 μm CMOS工艺实现的32位对数跳跃加法器面积为0 .6 2 mm2 ,采用1μm和0 .2 5 μm工艺参数的关键路径延迟分别为6 ns和0 .8ns,在10 0 MHz下功耗分别为2 3和5 .2 m W.     

一种超前进位加法器的新颖BIST架构

针对超前时进位加法器（CLA），提出了一种高效的BIST架构。这种新的架构结合了确定性测试和伪随机测试的优点，并避免了各自的短处。同时，还提出了一个测试向量集，并充分利用了CLA加法器内部结构的规整性，向量集规模较小，便于片内集成。最后，提出了一种计算特征值的新方法。     

对数跳跃加法器的静态CMOS实现

介绍了一种32位对数跳跃加法器结构.该结构采用ELM超前进位加法器代替进位跳跃结构中的组内串行加法器,同ELM相比节约了30%的硬件开销.面向该算法,重点对关键单元进行了晶体管级的电路设计.其中的进位结合结构利用Ling算法,采用支路线或电路结构对伪进位产生逻辑进行优化;求和逻辑的设计利用传输管结构,用一级逻辑门实现"与-民或"功能;1.0μm CMOS工世实现的32位对数跳跃加法器面积为0.62mm2,采用1μm和0.25μm 工世参数的关键路径延迟分别为6ns和0.8ns,在100MHz下功耗分别为23和5.2mW.     

时间技术及其在通信领域的应用

着重介绍了有关时间同步的一些概念及其有关的技术，并分析了通信网中各种业务对时间同步的需求。     

浅谈SMT如何快速切换

随着市场的激烈竞争，SMT行业为了满足市场的需求以及产品多样化，必须面临产品切换快速作业，如何快速切换产品已经是一个迫切的事情．也是SMT行业的IE（工业工程）的动作分析组成部分。快速切换衡量一个企业是否现代化和标准化生产的因素之一。切换后的品质控制以及抛料控制必须在快速切换的同时要做到预防控制．本文根据个人经验谈谈这个问题。     

利用SDH实现高精度时间同步

首先分析了同步数字体系(SDH)网络的时频特性,然后提出了一种利用SDH实现高精度时间同步的方法。经实验验证,经过300 km,5个SDH网元传递后时间同步偏差平均值1.4 ns,最大值不超过11 ns。文章分析了技术实现的关键问题,并给出解决方案,然后通过测试及分析,验证了此方案的可行性和性能。     

显示器的响应时间和拖尾时间

本文肯定了响应时间在静止图形切换场合下的应用价值，同时指出它在活动图像显示中的适用性遭到质疑。根据显示亮度与激励信号的时间关系，提出了亮拖尾时间和暗拖尾时间的确切定义。进而讨论了影响拖尾时间的种种因素以及拖尾时间与响应时间之间的区别和联系。最后，介绍一种简单易行的拖尾时间测量方法。     

时钟同步技术的发展前景

介绍了钟源技术和锁相环技术,分析了现有的几种时间同步技术,展望了同步技术的发展趋势。     

集成仿真系统中时间一致性问题分析

在实验室射频-数学集成仿真系统构建的基础上,对仿真系统集成过程中面对的时间一致性问题进行了理论研究,从仿真系统的时间分辨率、时间源和时间推进机制三方面详细分析了导致时间不一致原因,最后在深入分析的基础上,提出了解决时间不一致问题的方法。     

ITO玻璃光刻工艺的研究

将光刻胶涂敷在带有ITO薄膜的玻璃表面上，利用紫外光对其进行光刻，通过金相显微镜观察刻蚀后的ITO表面形貌，定性地讨论各个工艺的不同对刻蚀后的电极的影响，得到最佳清洗工艺为：洗涤剂棉球擦洗，然后分别用丙酮、蒸馏水超声清洗两次，烘干；对于正性光刻胶RZJ-390PG，最佳实验效果的曝光时间为5min最佳显影时间为2min；最佳刻蚀时间为6min，为OLED得到精细阳极奠定了基础。     

基于SDH网络的时间同步技术研究

简要介绍了SDH网络时间同步技术的国内外发展现状,研究了SDH时间同步信息的传输时延特性,对双向时间同步算法的误差因素进行了分析,提出了SDH时间网管系统的建设要求,明确了时间同步精度的测量方法,并对SDH网络时间同步技术的应用前景进行了展望.     

GB/T 20519-2006《时间戳规范》简介

介绍了时间戳规范的编制背景和时间戳系统部件组成．时间戳的产生和颁发、时间戳的管理、时间戳的格式和时间戳系统的安全等方面的具体内容。     

一种HLA时间同步策略实现研究

为了分析HLA时间管理策略和时间推进机制,提出采用分析仿真步长内时间采样值的方法分析时间同步程度。使用MAK RTI和VR-Link建立实验环境,基于仿真成员之间两两相互约束,设计时间同步策略。在实验数据的基础上获得HLA小尺度和大尺度时间同步的规律特点,证实了基于仿真成员两两相互约束的时间同步策略具有优异的时间同步能力。