多重决策论图像脉冲降噪算法及其硬件实现

脉冲噪声是导致图像质量退化的重要因素.针对嵌入式系统应用的实时处理要求,提出基于多重决策论的降噪算法.针对传统决策论算法在降噪性能和算法稳定性中存在的问题,结合硬件设计的特点,在决策过程中引入了多重判定来选取邻域最优插值像素进行脉冲噪声点的像素替换,以提高降噪效果;并采用流水线结构的电路设计来提高其硬件实现特性.逻辑综合和基于FPGA的设计验证结果表明,该算法对于各类任意灰度值、不同浓度的双极型脉冲噪声都具有优异的脉冲降噪性能,且算法的计算复杂度低、所占用的逻辑资源和存储资源少,可以很好地满足高清视频图像处理和实时应用的要求.     

一种基于样图的体纹理快速生成算法

由于现有的体纹理生成方法难以快速生成与指定样图相似的体纹理,针对大理石与木材2种典型的纹理类型,提出一种基于二维样图快速生成体纹理的算法.根据纹理的空间分布特征设计二维样图在三维空间中的运动路径,然后使样图像素通过其运动轨迹对三维空间着色,生成体纹理空间;设计了五次Catmull-Rom样条函数用于噪声插值,以此构造湍流函数扰动样图运动轨迹,模拟实际纹理的不规则性;采用基于三角形最长边垂直放置与高度递减装配策略的纹理地图集生成算法,用于保存从体纹理空间获取的表面纹理.实验结果表明,该算法能够在网格表面生成高度真实感的体纹理,有效地保持了与样图纹理的相似性,运行时间仅需几秒钟.     

基于FPGA的反正切函数的优化算法

主要描述了一种基于FPGA利用Verilog HDL实现的反正切函数计算的优化算法.反正切函数的计算在相位检测,偏振光检测等检测系统有重要的应用.讨论了泰勒展开式法和直接LUT查找表法缺点,提出一种新的优化LUT查找表算法.该算法能够被综合器综合实现,可以直接集成在FPGA应用系统、SOC系统或SOPC系统上,并且经软件仿真和硬件验证,达到了设计要求.     

基于CORDIC算法的高速正余弦函数实现架构

坐标旋转数字计算机算法（Coordinates Rotation Digital Computer （CORDIC） Algorithm）,其硬件结构实现简单,可以在硬件系统中实现包括乘、除、各种三角函数、自然对数和平方根在内的初等函数;针对图像处理对计算速度要求高的特点,本文采用了多级流水线的实现架构,可以明显提高CORDIC电路的工作频率;为了进一步地减少各级流水线的计算时延,电路中采用了运算速度较快的BKA加法器。基于Altera公司的FPGA（EP2C5F256C7）芯片的CORDIC算法架构综合,使其能够工作在188．38MHz的最高时钟频率。仿真结果表明本文提出的CORDIC架构能高速正确地实现CORDIC算法。     

基于FPGA的时变带宽数字滤波器的研究和设计

介绍了一种采用切比雪夫逼近算法估计滤波器的系统传输函数、按照频率乘积法基于FPGA实现窄带FIR数字滤波器的方法。通过分析设计指标中对纹波和阻带衰减的要求,确定了以切比雪夫逼近算法作为理论基础,采用MATLAB数学工具实现该算法;采用VHDL硬件描述语言描述了频率乘积法的RTL级实现结构,并通过了硬件电路测试满足了设计的要求。通过本论文论证了切比雪夫逼近法在FIR滤波器基于FPGA设计可行性。     

基于DSP Builder的并行中值滤波算法的设计与实现

研究了一种适合采用现场可编程逻辑(FPGA)消除图像随机噪声的算法以及用DSP Builder实现该算法的硬件电路设计.结合FPGA并行计算的特点,采用滑动窗口和模块化设计思想,对常规中值滤波算法的结构进行改进,提高了算法的运算速度,简化硬件结构.通过仿真和FPGA验证结果表明,该算法可以有效消除图像随机噪声,同时处理延时短,可以满足嵌入式系统的实时性要求.     

多模式匹配算法的FPGA实现

针对目前模式匹配算法多采用软件实现,而软件实现效率低下的弊端,提出了一种基于硬件实现模式匹配算法的设计方案.综合Aho-Corasick(AC)算法原理和FPGA硬件特点,在FPGA上实现AC算法;然后利用Quartus Ⅱ对设计进行了验证和性能分析.实验结果表明,基于硬件实现的Aho-Corasick(AC)算法的效...     

一种KNN算法的可重构硬件加速器设计

设计并实现了一种可快速运算基于哈尔小波变换的KNN(Knearest neighbors)算法且具备可重构能力的硬件结构.该硬件结构通过增减哈尔小波变换组件即可适应不同维度样本的哈尔小波变换;对同样维度样本的计算则可以通过调整并行度满足对逻辑资源和处理时间的不同需求,克服了现有软件KNN计算速度慢、硬件实现的KNN不够灵活的缺陷.通过在Xilinx VC707 FPGA开发板上实现该硬件结构,实验结果展示了不同维度及并行度下算法实现在逻辑资源耗费及运算时间方面的变化.此外,将该硬件结构作为一种高质量轮廓提取算法硬件加速器的纹理分类模块时,在保持计算准确度的情况下获得了远高于软件运行的速度.     

新的蜡笔画风格生成方法

对真实蜡笔画的艺术特征和纹理结构分析,模拟了蜡笔画的颜色、纹理特点,提出了一种基于彩色图像的蜡笔画风格自动生成算法,实现了基于区域的均值漂移对输入图像迭代运算,完成了图像的色彩风格转换。在此基础上,提出了多噪声纹理模拟方法,分别实现了对图像色彩区域和轮廓区域的纹理模拟与添加,生成蜡笔画风格,从而达到计算机辅助生成蜡笔画的目的。该算法生成的结果图和手绘效果非常相似,适合教育、漫画插图和娱乐等领域的应用。     

一种密钥可配置的DES加密算法的FPGA实现

在传统的DES加密算法的基础上,提出一种对密钥实行动态管理的硬件设计方案,给出了其FPGA实现方法。通过对DES加密原理的分析,利用其子密钥的生成与核心算法相关性较弱的特点,对密钥进行重新配置。DES算法采用资源优先方案,在轮函数内部设置流水线架构,提高了整体处理速度;在FPGA上实现轮函数和密钥变换函数独立运算,减少了相邻流水线级间的逻辑复杂度,从而实现了DES算法在FPGA条件下的重构设计。最终通过对设计结果的功能仿真和测试分析,论证了整个设计的正确性。     

FPGEN: A fast, scalable and programmable traffic generator for the performance evaluation of high-speed computer networks

Testing today’s high-speed network equipment requires the generation of network traffic which is similar to the real Internet traffic at Gbps line rates. There are many software-based traffic generators which can generate packets according to different stochastic distributions. However, they are not suitable for high-speed hardware test platforms. This paper describes FPGEN (Fast Packet GENerator), a programmable random traffic generator which is entirely implemented on FPGA (Field Programmable Gate Array). FPGEN can generate variable packet sizes and traffic with Poisson and Markov-modulated on-off statistics at OC-48 rate per interface. Our work that is presented in this paper includes the theoretical design of FPGEN, the hardware design of the FPGA-based traffic generator board (printed circuit board design and construction) and the implementation of FPGEN on FPGA. Our experimental study demonstrates that FPGEN can achieve both the desired rate and statistical properties for the generated traffic.     

Natural path planning using wavelet noise in static environment

In a constrained virtual environment, motion of a character has to be controlled with precision to avoid collisions. For modeling motion of a character representing some real‐life object, it is important to generate paths that look natural. A number of path planning algorithms have been introduced to solve real‐time path queries in an environment. However, in all such algorithms, a fixed path is returned always for the same start and goal positions in the environment. Recently, Perlin noise has been used to add variations to a path so that it appears more natural. However, because of pure random nature of Perlin noise function, often unnatural path occurs. In this paper, we present a new approach to natural path planning by adding wavelet noise to a path generated using subdivision‐based Corridor Map Method. Because wavelet noise is almost perfectly band limited and provides good details with minimal aliasing effects, the resulting path becomes smoother and more natural. Moreover, by appropriately choosing the levels of down/up sampling in the wavelet noise generation algorithm, frequency of wavelet noise can be adjusted. This serves as an effective tool in bringing variations in path as per the requirement. Copyright © 2012 John Wiley & Sons, Ltd.     

TPC码译码器硬件仿真的优化设计

介绍一种TPC码迭代译码器的硬件设计方案,基于软判决译码规则,采用完全并行规整的译码结构,使用VHDL硬件描述语言,实现了码率为1/2的(8,4)二维乘积码迭代译码器,并特别通过硬件测试激励来实时测量所设计迭代译码器的误码率情况,提出了优化设计方案,和传统的硬件仿真方法相比大大提高了仿真效率。仿真结果证明该译码器有很大的实用性和灵活性。     

一种新的兼具自动性和可控性的地形生成方法

文章给出了一种面向虚拟环境的地形自动生成新方法。首先引入Perlin噪声作为地形高度生成器的基本模型,通过控制噪声的幅度和频率,生成形态各异的地形特征模板,然后从分形理论中的fBM数学模型出发,使用中点位移法对特征模板进行迭代处理,进一步生成丰富的地形细节。该方法的主要优点是自动性和可控性的结合,一方面根据设定的参数可以自动生成特征模板,以少量的数据来表征地形大致外貌,另一方面通过控制分形迭代参数,可以生成任意层次的地形细节。实践证明,用该方法在普通PC平台上能够生成真实感较强的地形,是一种在虚拟环境中自动产生地形的实用方法。     

基于FPGA多波束成像的声纳系统设计

给出了一种基于FPGA的多波束成像声纳整机的硬件电路设计方案,介绍了该方案中各分系统的具体电路实现,以Xilinx公司的FPGA芯片作为核心器件,根据干端PC下发的控制指令实现对180个基元的发射接收电路的控制,完成数字波束形成,并将波束数据通过千兆网上传至干端PC进行显示。系统电路设计简洁,具有较强的灵活性和扩展性。文中介绍了系统的硬件架构,论证了多波束成像声纳系统接收前端和数字信号处理模块的硬件设计方案。实际测试结果表明,系统能够清晰地对水底地形特征进行实时成像,具有15帧/s的刷新率。     

一种隔离型数据采集系统的设计与实现

介绍了一种低噪声的隔离型数据采集系统的设计方法,该方法可使电路的信噪比大幅提高。系统采用FPGA为控制芯片,以LAN为接口实现FPGA和主机之间的数据通信。应用数字隔离技术,通过软、硬件的结合,实现了对模拟信号的数据采集功能,并介绍了该系统的结构和硬件关键电路模块,详述了数字隔离在数据采集系统中的作用和意义,分析了软件工作流程。结果表明,该系统实现了电力参数的采集和LAN通信,具有高精度、高可靠性和抗干扰能力强等优点。     

基于FPGA的SAR预处理器中FIR滤波器的实现

针对合成孔径雷达(SAR)预处理器的技术要求,提出了一种采用现场可编程门阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的设计方案,并以一个16阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于耗时且占资源的乘累加运算,我们给出了将乘累加运算转化为查表的分布式算法(DA算法)。设计的电路通过软件程序进行了验证和硬件仿真,结果表明电路工作正确可靠,能满足设计要求。     

基于Perlin噪声的海面仿真在Vega Prime中的应用*

针对Vega Prime自带海洋模块中海浪随机性不强和海面网格划分简单的不足,以OpenGL为基础将基于Perlin噪声的海面仿真应用到Vega Prime中。Perlin噪声的生成采用计算机运算最快的位运算方法,减小海面高度场的计算时间;通过采用投影网格的方法实现视点相适应网格的计算,生成自然的投影网格,并利用CG对显卡编程进行实时光照渲染。测试结果表明该方法的帧数大于Vega Prime(version 2.2)中自带海洋模块的帧数,弥补了Vega Prime自带海洋模块的不足,增强了海面场景的实时性     

出租车计价系统的FPGA设计

介绍了出租车计价器系统在实际生产生活中的重要性。根据预定的设计要求和设计思路，使用VHDL硬件描述语言设计了一个实际的基于Altera FPGA芯片的出租车计价系统，介绍了该系统的电路结构和程序设计。通过实验模拟，得到了关键的设计结果和在QuartusII5．0软件下的仿真波形。经分析软件仿真的波形和硬件调试结果，证明该出租车计价系统具有实用出租车计价器的基本功能，如能进一步完善，将可以实用化和市场化。     

出租车计价系统的FPGA设计

介绍了出租车计价器系统在实际生产生活中的重要性。根据预定的设计要求和设计思路,使用VHDL硬件描述语言设计了一个实际的基于Altera FPGA芯片的出租车计价系统,介绍了该系统的电路结构和程序设计。通过实验模拟,得到了关键的设计结果和在QuartusII5.0软件下的仿真波形。经分析软件仿真的波形和硬件调试结果,证明该出租车计价系统具有实用出租车计价器的基本功能,如能进一步完善,将可以实用化和市场化。