基于STFOD结构的IC全芯片保护

在具有输入、输出静电保护的集成电路中,往往会出现非正常的静电损伤。这是由电源与地之间的静电压以及管脚之间的静电压通过内部电源线的放电而引起的。这种静电损伤给芯片的制造和使用带来了很大的困难。在基于传输诊测电路的电源到地NMOS ESD保护结构的基础上,设计了基于衬底触发场氧器件(STFOD)结构的箝位电路和版图,使芯片的静电等级得到大幅提高。     

微波混合集成电路的ESD设计

主要介绍了微波混合集成电路ESD设计的一些探索工作,对两种不同功能和形式的混合集成电路的抗静电能力和电路中的薄弱部位进行了研究和分析.依据实验摸底结果并结合电路的自身特点,有针对性地进行ESD保护电路设计,既有效提高了电路的抗静电能力,又保证电路的微波电性能不受较大的影响.试验结果表明,运用这种电路后,使得HE393B宽带放大器防静电能力从300 V提高到1 500 V,HE010电压产生器达到800 V.     

一种CMOS IC片上电源ESD保护电路

随着集成电路工艺的高速发展,特征尺寸越来越小,静电放电对CMOS器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了两种常见的CMOS集成电路电源系统ESD保护电路,分析了它们的电路结构、工作原理和存在的问题,进而提出了一种改进的电源动态侦测ESD保护电路.使用HSPICE仿真验证了该电路工作的正确性,并且在一款自主芯片中使用,ESD测试通过士3000 V.     

静电冲击(ESD)的危害和相应的电路防护措施

静电冲击(ESD)对电子设备的危害极大,欧洲从1996年就开始对电子设备抗静电冲击的能力制订了标准,未达标的产品在欧洲很难销售.半导体芯片制造商对ESD问题也倾注了很高的热情.对于那些与外界有接口的电路或芯片,如RS-232、RS-485串行接口、模拟开关等IC,ESD问题显得尤其重要.本文讨论ESD的来源、造成的危害和相应的防护措施,以及如何测试集成电路的防静电冲击能力.     

东仕IDS-2000F数字机开关电源故障分析与检修

东仕IDS—2000F数字机开关电源核心元件采用了荷兰飞利浦公司研制的低功耗、节能型“绿色”电源管理芯片TEA1523。TEA1523内部设有启动电路、逻辑电路、振荡器以及控制电路、激励电路、过压/过流/过热/欠压等各种保护电路,同时还具有独特的退磁保护和防静电保护功能。由TEA1523     

基于CMOS工艺的射频集成电路ESD保护研究

随着工艺特征尺寸的缩小,射频集成电路承受的静电放电(ESD)问题日趋变得复杂.保护电路与被保护核心电路的相互影响,已经成为制约射频集成电路发展的一个障碍.本文主要研究CMOS工艺下,ESD保护电路与被保护核心电路之间的相互影响的作用机理,提出研究思路,并对射频集成电路ESD保护电路的通用器件作出评价.1.引言随着半导体...     

CMOS片上电源总线ESD保护结构设计

随着集成电路制造技术的高速发展,特征尺寸越来越小,静电放电对器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了三种常见的CMOS集成电路电源总线ESD保护结构,分析了其电路结构、工作原理和存在的问题,进而提出了一种改进的ESD保护电源总线拓扑结构.运用HSPICE仿真验证了该结构的正确性,并在一款自主芯片中实际使用,ESD测试通过±3 000 V.     

薄膜混合集成电路的防静电设计研究

本文主要从静电放电以及防静电原理出发，对薄膜混合集成电路防静电设计进行了研究，并且在静电放电仿真等方面进行了探索。     

一种功率芯片结温检测电路的设计

利用半导体PN结压降的固有温度特性,设计了一种可实现功率芯片结温检测控制的电路.在线路参数理论推导的基础上,给出了各元件的选取方法,以及检测元件与被测元件间的工艺实现方案.该电路可用于混合集成电路中功率芯片的结温检测,可产生过温保护电路所需要的触发信号,具有成本低、参数调整方便、检测点数扩展简单等特点.     

一种CMOS新型ESD保护电路设计

金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等原因,普遍存在着抗静电能力有限、占用较大芯片面积等问题。根据全芯片ESD防护机理,基于SMIC 0.18μm工艺设计并实现了一种新型ESD保护电路,其具有结构简单、占用芯片面积小、抗ESD能力强等特点。对电路的测试结果表明,相对于相同尺寸栅极接地结构ESD保护电路,新型ESD保护电路在降低35%芯片面积的同时,抗ESD击穿电压提升了32%,能够有效保护芯片内部电路免受ESD造成的损伤和降低ESD保护电路的成本。