借助USB完成FPGA配置的实现方法

引言 由于FPGA具有易失性,所以每次FPGA上电都必须将其设计代码重新装载,这一任务常常由某种专门针对FPGA配置的专用存储器（如EPC系列专用存储器）或专用处理器来完成。针对USB接口设备上FPGA的配置方法问题,本提出利用PC主机,通过USB接口在线对USB设备中FPGA芯片进行配置的一种实现方法。具体方法是将FPGA的配置代码存储于PC机中,PC机通过USB将配置件传送给USB设备,USB设备再借助其内部的微控制器将配置代码装载到FPGA芯片,实现FPGA的配置过程,从而能够免去在系统设计中使用一个专用处理器或专用存储器所造成的占用空间和成本的增加。     

用CPLD和FLASH存储器配置FPGA

随着FPGA生产商推出更高密度FPGA器件,要求更多的配置芯片存储配置数据并配置FPGA.本文介绍了采用计算机并口下载配置数据并用CPLD、FLASH存储器组成的被动串行（PS）配置系统配置高密度FPGA的方法,其方法是用CPLD作为控制器控制FLASH存储器对高密度的FPGA进行配置,通过使用一个FLASH存储器和一个CPLD器件可代替容量有限的专用配置芯片,具有配置速度快、实现容易的特点.     

Leon3软核的FPGA SelectMap接口配置设计

与通常采用外围的CPLD器件和CPU来产生配置接口控制逻辑的方法不同,本文设计了采用嵌入到FPGA的Leon3开源CPU软核来控制实现Virtex系列FPGA的SelectMap接口配置的方法,可将其应用于对FPGA芯片的在线配置.该方法设计成本低,不局限于某一类型的FPGA芯片,减少了外围分立元件的使用,增强了设计的...     

基于串口通信的FPGA配置控制方法及实现

由于FPGA配置存储器具有掉电易失性,系统设计中的主控器需要操纵非易失性存储器对其进行配置;另外,在某些系统工作过程中需要对FPGA配置码流进行实时更新以升级系统,对FPGA码流进行回读以获取系统的实时工作状态;针对这些需要,设计并实现了一种基于串口通信的FPGA配置控制方法:以CPLD作为配置主控器,通过串口对CPLD的工作状态进行控制,成功实现了Flash的擦除、烧写、FPGA配置以及回读功能;由于串口协议比较简单,只需简单的转换就可完成与其它传输协议的交互,使得设计的配置控制方案具有比较好的可移植性和通用性.     

一种基于PCIe总线的SPIFlash内FPGA程序在线更新方法

本文针对SPIFlash内FPGA程序更新的问题,设计了一种不需要拆机,不需要增加额外硬件电路,上位机CPU模块通过PCIe总线即可实现SPIFlash内FPGA程序的在线更新方法。本方法通过设置FPGA程序的生成方式,生成一个固定版本和一个升级版本,并将两个版本程序合并成一个烧录文件烧录到FLASH中,在线更新仅对SPIFlash中的升级版本进行更新,FPGA上电配置时默认从升级版本加载程序,若升级版本更新失败或数据有误,FPGA的配置机制会自动加载固定版本的程序,不影响设备正常工作,并且通过设计在线更新界面,可实现在线一键更新FLASH内的FPGA程序,操作简单,高效快捷。     

基于Flash控制器的FPGA在线加载功能设计

传统的FPGA程序更新的方式是使用开发工具通过JTAG方式将FPGA程序固化至存储器件Nor Flash中,当某一复杂系统内需要更新多块FPGA时,JTAG方式由于同时只能更新一块FPGA,耗费时间长,并且还必须连接线缆,无法实现远程更新。因此,提出了一种FPGA在线更新程序的实现方案,该方案可以实现系统内的多块FPGA程序更新,最大化更新速度的同时,可通过网络实现远程更新,便于调试及远程升级。     

FPGA中嵌入式存储器模块的设计

本文设计了一种基于0.13微米CMOS工艺的FPGA芯片中的嵌入式存储器模块.该容量为18Kh的同步双端口存储模块,可以配置成为只读存储器或静态随机存储器,每个端口有6种数据宽度、3种写操作模式可供选择.采用行为级与晶体管级协同仿真的方法,同时完成模块的功能验证和时序参数的提取.全定制的核心版图经过自动布局布线工具的包装,最终产生适用于特定FPGA芯片的完整版图.     

基于ARM微控制器的FPGA配置及应用

微控制器在某些工程应用中经常需要对FPGA进行灵活的配置,采用常规的EPROM配置FPGA很难满足这一要求.提出一种基于ARM芯片的FPGA动态配置方案,将FPGA的配置文件存储在ARM芯片的内部Flash中,从而充分利用了ARM片内资源,实现了FPGA上电动态配置,使得FPGA功能可以在线灵活更新.该方案已成功应用于航空发动机转速测量中,实现了对航空发动机转速的精确实时测量.     

DSP和JTAG接口的FPGA系统在线编程方法

基于SRAM的FPGA在高温下功耗较高,配置存储器时具有掉电易失性,且某些系统需要对FPGA进行在线升级以升级系统。针对这些需要,介绍一种使用RAM存储器作为配置码流载体,以DSP作为配置主控器实现基于Flash工艺的FPGA在线编程方法。PC通过DSP串口把FPGA配置码流下载至外部RAM,DSP的GPIO口驱动FPGA的JTAG口成功实现了Flash的擦除、烧写以及FPGA在线升级。实验结果表明,系统能在150℃环境以较低功耗正常稳定工作,且该方法可靠性高、操作方便。     

FPGA远程动态重构技术的研究

提出了一种FPGA远程动态重构的方法,结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输,在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器PowerPC405控制下,FPGA通过内部配置存取端口读取CF卡中新的配置数据,对可重构区进行配置以实现新的功能。     

基于SoPC的实时视频处理与显示设计

介绍了一种采用SoPC技术,适用于光照度不够均匀造成图像灰度过于集中环境下的视频处理与显示设计。该系统基于FPGA技术,通过将NiosⅡ软核处理器、用户自定义逻辑模块、存储器、I/O等集成到单块低成本的FPGA上,实现对解码芯片SAA7113H的初始化及配置、视频图像灰度信号直方图统计以及灰度均衡化的实时处理与显示。其设计灵活、可靠性高,并且降低了成本和功耗。     

基于BU-61580总线控制器的接口及容错设计

针对RS-422接口与1553B总线接口无法直接进行高可靠性数据通信,提出了一种基于BU-61580总线控制器的接口及容错设计;设计采用1553B接口芯片BU-61580,通过FPGA控制完成了RS-422与1553B的接口控制及二者之间的数据处理;在硬件接口设计的基础上,设计IP-CORE完成BU-61580的芯片配置,并通过增加容错设计提高了总线控制器数据通信的可靠性;经测试结果显示,计算机通过总线控制器与RT终端通信稳定、可靠,并应用于某测试系统中。     

Intercross scanning control with double driver for micro-LED display

This paper proposes a control chip for micro-light emitting diode (μLED) applied on real-time display system. The μLED control system has the video transmitter and the LED display matrix. The transmitter includes interface control, memory management, image format conversion. For LED display unit, we present the intercross scanning, memory management, PWM output controller, gamma correction for LED brightness control. TheμLED display is controlled by the intercross drivers to reduce the flicker and promote the sweeping speed with two FPGA controllers, where two parallel SPI data is adopted. The micro LED components are mounted on a PCB with mass-transfer techniques successfully. The FPGA controller can drive about 10 k light-emitting diodes with 12-bit colors for displaying system with PWM method. The passive-matrix micro LED (PMLED) driving can achieve 384 refresh rates with 50 MHz clocking frequency. The experiments result low flicker achieved, which the SVM index is only 1.5 with a photometer measurement.     

基于FPGA实时错误检测技术

高可靠性的系统都要求具备实时错误检测。针对内建错误检测,提出了三种在线模型的自我实时检测方法。错误检测模型利用了现场可编程门阵列(FPGA)中的两个管道,通过比较当前配置信息与FPGA外配置内存中的原始信息是否一致,可以实时地检测错误,而且可以通过比较它们的配置数据来定位那些具有单粒子翻转(SEU)错误的逻辑块。仿真测试结果表明所提出的方法比在线BIST有着更好的性能。     

基于Nios Ⅱ的SPI接口实现

Nios Ⅱ是Altera公司的第二代FPGA嵌入式处理器,和其挂接的外围接口相当于一个完整的SOPC系统,AD9517-1ABCPZ是一款时钟芯片,需通过SPI接口配置,让其先于系统的其他部分工作,为系统其它芯片提供时钟。针对SPI接口的实现,目前有很多方法,基于Nios II实现,具有简单灵活、开发周期短、成本低和系统维护方便等优点,可应用于许多中、低速系统设计。实现主要包括硬件设计和软件设计,硬件设计包括基于Nios II的SOPC系统的搭建,SPI-MASTER接口FPGA程序设计;软件设计包括SPI读写函数设计,AD9517-1ABCPZ寄存器配置函数设计。     

基于FPGA的Java处理器设计

针对Java技术在嵌入式领域的广泛应用,设计了一个适用于低端嵌入式设备的32位环境的Java处理器JPOR。该处理器由FPGA芯片实现,采用一种新的Java栈结构,指令系统简洁,可以直接执行Java字节码,能够对实时Java规范(RTSJ)提供有效支持。在Xilinx SPARTAN-3平台上通过了功能仿真,表明该Java处理器能够在低成本的FPGA芯片中实现。     

基于1553B和外部FLASH实现星上FPGA配置

太阳辐射监测仪作为某卫星载荷之一,其控制系统主要由DSP+FPGA组成,文章利用1553B和外部Flash实现了系统上电后自动配置FPGA;首先,利用1553B通讯芯片上传FPGA和DSP代码到外部RAM,并通过DSP烧写程序分别烧写到Flash的合理区域;系统上电后,DSP从Flash 0x0地址运行,初始化后运行FPGA配置程序,实现FPGA的动态配置;避免了FPGA跑飞后需要重新上电和归零,提高了系统的可靠性;省去了FPGA专用配置EPROM芯片,简化结构,降低了系统成本;实践证明,FPGA加载时间约2分钟,可定时加载或命令控制加载,该方法简单实用,适合星上载荷使用。     

基于CY7C68013A的FPGA配置和通信接口设计

为了同时实现计算机对FPGA进行在线配置和高速数据传输,提出了一种基于CY7C68013A芯片的USB2.0接口设计方案。介绍了以CY7C68013A芯片为核心的系统硬件电路设计和软件编程,详细分析了CY7C68013A固件程序设计方法。CY7C68013A芯片在配置FPGA时受芯片内部CPU控制,配置速度为6 Mb/s,而在数据传输时采用从属FIFO模式以实现高速数据通信。该方案可以广泛应用到软件无线电项目开发中。