ULSI中铜互连线技术的关键工艺

简述了ULSI中采用以铜作为互连线技术的工艺过程及其研究发展状况,并着重对铜互连线技术中扩散阻挡层的选取、铜淀积工艺的研究及化学机械抛光技术的平整度问题等一系列关键工艺作了较系统的分析与探讨。     

ULSI铜互连线CMP抛光液的研制

介绍了一种碱性抛光液,选用有机碱做介质,SiO2水溶胶做磨料,依据强络合的反应机理,克服了SiO2水溶胶做磨料对铜去除速率低及在溶液中凝胶的难点.实验结果表明:该抛光液适用于Cu化学机械抛光过程第一阶段的抛光,并达到了高抛光速率及铜/钽/介质层间的高选择性的效果.     

ULSI铜互连线CMP抛光液的研制

介绍了一种碱性抛光液,选用有机碱做介质,SiO2水溶胶做磨料,依据强络合的反应机理,克服了SiO2水溶胶做磨料对铜去除速率低及在溶液中凝胶的难点.实验结果表明:该抛光液适用于Cu化学机械抛光过程第一阶段的抛光,并达到了高抛光速率及铜/钽/介质层间的高选择性的效果.     

大容量SRAM中长互连线RC延迟的高速译码电路的研究

文章分析了CMOS逻辑门驱动长互连导线时产生的延迟情况,并给出了驱动的延迟模型。在此基础上提出一种新的考虑RC延迟时高速CMOS逻辑链的设计方法。并使用上述方法设计出一款4MbSRAM的高速译码电路。仿真表明在大扇出、大负载、长互连线的情形下,电路延迟时间仅有1．85ns。比传统的使用等效电容的优化方法快出0．12ns,电路面积节约30％。并且功耗明显的降低。     

ULSI中铜互连线通孔电热性能的数值模拟

利用三维有限元模型对Cu互连线通孔进行了电流密度、温度和温度梯度的分布进行了模拟,比较了具有不同阻挡层材料的通孔内的电流密度、温度和温度梯度的分布.对于同一阻挡层材料,进行了不同通孔倾斜角的模拟.模拟结果指出,通过优化通孔倾斜角和优选阻挡层材料可有效地改善通孔内的电流密度和温度的分布,提高ULSI通孔互连的可靠性,这对通孔的设计提供了有益的参考.     

集成电路铜互连线及相关问题的研究

论述了Cu作为互连金属的优点、面临的主要问题及解决方案,介绍了制备Cu互连线的双镶嵌工艺及相关工艺问题,讨论了Cu阻挡层材料的作用及选取原则,对低k材料的研究的进展情况也了简要的介绍。     

ULSI多层铜互连线的碟形坑问题研究

介绍了ULSI多层铜互连线中的碟形坑问题,对其产生的原因及影响因素进行了分析。针对影响因素中的工艺条件,分别进行了不同压力、温度、流量的试验,得到了上述各因素对抛光速率的影响。基于上述试验结果,确定了铜互连线化学机械抛光(CMP)的工艺条件,并进行了不同抛光液配比的试验,从而找出一种合适的方法,使不同材料的抛光速率达到一致,有效降低了碟形坑出现的几率。     

VLSI互连线系统中的低介电常数材料与工艺研究

阐述了超大规模集成电路 ( VLSI)特征尺寸的减小及互连线层数增加引起的互连线电容增加的问题。具体总结了为提高 VLSI的速度而采用的低介电常数材料及其制备工艺 ,对在连线间形成空气间隙来降低线间电容的方法也进行了介绍。最后 ,展望了低介电常数材料在 VL SI互连线系统中的应用前景。     

工艺变化下互连线分布参数随机建模与延迟分析

随着超大规模集成电路制造进入深亚微米和超深亚微米阶段,电路制造过程中的工艺变化已经成为影响集成电路互连线传输性能的重要因素.文中引入高斯白噪声建立了互连线分布参数的随机模型,并提出基于Elmore延迟度量的工艺变化下的互连延迟估计式;通过简化工艺变化量与互连线参数之间的关系式,对延迟一阶变化量与二阶变化量进行了分析,给出一般工艺变化下互连延迟的统计特性计算方法;另,针对线宽工艺变化推导出互连延迟均值与方差的计算公式.最后通过仿真实验对工艺变化下互连线延迟分析方法及其统计特性计算公式的有效性进行了验证.     

基于"有效电容"的耦合RC互连延时分析

本文在保证互连延时特性不变的基础上将两相邻耦合RC互连中的耦合电容和静态互连电路等效为一“有效电容”,并将其用于有源互连的Elmore延时计算。与传统的采用Miller电容的方法进行了比较,它不但提高了计算精度而且反映了延时随信号上升时间变化的规律。本文方法与Elmore延时具有相同的计算复杂度,可广泛用于考虑耦合电容的面向性能的布线优化。     

Elmore Delay Estimation of Two Adjacent Coupling Interconnects

基于"有效电容"的概念提出了一种分析两相邻耦合RC互连延时的方法.与采用Miller电容的传统方法比较,该方法不但提高了计算精度而且反映出了延时随信号上升时间的变化规律.该方法与Elmore延时法具有相同的计算复杂度,可广泛用于考虑耦合电容的面向性能的布线优化.     

双嵌入式低k介电层/铜工艺技术

介绍了铜／低介电常数介电层的双嵌入式工艺，该工艺已大规模应用于动态记忆存储器（DRAM）和逻辑电路器件中。     

VDSM集成电路互连特性及RC延迟研究

利用多层金属导体寄生电容模型,详细分析了不同的金属互连线参数对寄生电容的影响,并采用一个闭合公式对超深亚微米级集成电路中的RC互连延迟进行估计.结果表明,当金属导线的纵横比接近2时,线间耦合电容对互连总电容的影响将占主导地位.在超深亚微米工艺条件下,当金属线宽和间距比例W/P的最优质值为0.5～0.6时,计算的互连延迟为最小.此外,还给出了低介电常数材料对互连线电容和延迟的影响,为超深亚微米级的集成电路设计与实现提供有益的参考.     

互连线延时和串扰的估算方法

本文综述了集成电路中互连线的延时和串扰的估算方法，分析了各种估算方法的精度和复杂度，同时提出了今后互连线延时和串扰估算所需要解决的新问题。     

铜互连布线及其镶嵌技术在深亚微米IC工艺中的应用

近几年来 ,随着 VLSI器件密度的增加和特征尺寸的减小 ,铜互连布线技术作为减小互连延迟的有效技术 ,受到人们的广泛关注。文中介绍了基本的铜互连布线技术 ,包括单、双镶嵌工艺 ,CMP工艺 ,低介电常数材料和阻挡层材料 ,及铜互连布线的可靠性问题     

多端互连线网络布线时延的研究

互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式，得出了在满足设计规则的前提下，多端互连线网络应尽量遵守的布线规则，即互连线之间不要有重叠，且从源点到每个终点都要走最短的曼哈顿路径。这种布线规则可以在不增加芯片面积的基础上使互连线时延减少，这对指导高速IC芯片的版图设计有重要的理论和实践指导意义。     

互连线间容性串扰对延迟的影响

集成电路的性能越来越受到互连线间寄生效应的影响,特别是耦合电容的容性串扰,容性串扰引起互连线跳变模式相关的延迟。文中从E lm ore de lay定义的角度推导了互连线受同时跳变的阶跃信号激励时开关因子的大小,分析了互连线受非同时跳变的阶跃信号激励时耦合电容对互连线延迟的影响,给出了不同激励时的受害线延迟计算方法。分析表明,开关因子为0和2不能描述耦合电容对受害线延迟影响的下上限。H sp ice模拟结果证明了分析计算的准确性。     

Ramp Input Response of RC Tree Networks

Closed form expressions are presented to accuratelydescribe the delay characteristics of RC tree networks.The Penfield-Rubinstein-Horowitz approach to estimating the stepfunction response of RC trees has been extendedto consider ramp inputs. This result improves timing accuracyby considering the shape of the input waveform driving each individualinterconnect tree while maintaining computational simplicityfor use in the automated timing analysis of complex VLSI circuits.