一种高速高精度采样/保持电路

介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电路的分析模型,并详细研究了电路中开关组合对电路性能的影响,同时发现了传统的栅源自举开关(bootstrapped switch)中存在的漏电现象并对其进行了改进,极大地减小了漏电并提高了电路的线性性能.     

一种高速高精度采样/保持电路

介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电路的分析模型,并详细研究了电路中开关组合对电路性能的影响,同时发现了传统的栅源自举开关(bootstrapped switch)中存在的漏电现象并对其进行了改进,极大地减小了漏电并提高了电路的线性性能.     

一种高速BiCMOS采样/保持电路的设计

给出了一种基于BiCMOS OTA的高速采样/保持电路。设计采用0.35μm BiCMOS工艺,利用Cadence Spectre进行仿真。当输入信号为242.1875 MHz正弦波,采样速率为500 MSPS时,该采样/保持电路的SFDR达到59 dB,各项指标均能达到8位精度。在3.3 V电源电压下的功耗为26 mW。该采样/保持电路已应用到高速8位A/D转换器的研制中,取得了很好的效果。     

一种激光信号采样保持电路分析

由于经典的正峰值保持电路频带窄、转换速率慢、线性差、且下垂速率快,不适于高速采集。文中在经典的正峰值保持电路基础上,通过改进获得了一种厚膜集成的改进型的激光信号保持电路,并根据技术要求,在用户协助下通过增加一级闭环回路给电容充放电来实现正峰值保持指标。通过仿真论证了电路的模块化和高可靠性设计原则。     

一种高速高线性度采样保持电路

采用SMIC 0.18 μm CMOS工艺,设计了一种应用于高速ADC的采样保持电路。运用大信号建模分析方法,针对采样保持电路中的缓冲器,引入一个PMOS管构成类Cascode结构,以消除二级效应对线性度的影响。同时,增加了一条低阈值NMOS管构成的电流通路来减小整个电路的寄生电容,进而提高缓冲器的线性度。仿真结果表明,该采样保持电路在1 GHz采样频率以内均可达到9位以上的有效位数。当采样频率为500 MHz时,该电路的SFDR为79.76 dB,ENOB为12.02 bit,THD为-85.33 dB,功耗约为26.8 mW。     

一种采用低阈值技术实现的高速采样保持电路

提出了一种采用低阈值技术实现的高速采样保持电路.采样保持电路采用电容翻转式架构,利用栅压自举开关技术提高了采样开关的线性度,通过下极板采样技术减小了电荷注入效应.提出的放大器与传统的套筒式共源共栅极放大器在电路结构上相同.不同点在于,该放大器采用了低阈值设计技术.优势在于,在特定工艺下通过低阈值器件补偿可实现高增益带宽...     

一种超高频RFID读写器的采样判决器设计

提出了一种全新的超高频RFID读写器采样判决器设计方案。为了适应RFID系统的实时性特点,该方案采用相关函数算法,自动跟踪信号频率,能够适应频率偏差±22%的信号环境,进而实现相关判决。采取Matlab,Synplify,Quartus II联仿方法,进行时序仿真。基于SMIC 0.18 μm CMOS工艺,完成门级网表的设计和后仿真,综合后电路总面积约为0.6 mm²,功耗约为300 μW。仿真结果表明,可以对31～720 kHz数据进行正确的判决处理。该方案采用相关函数算法,替代一般的数字锁相环结构,节省功耗约80%,提高响应速度约50%。在信噪比为7 dB时,该方案比过零检测结构的判决误码率降低约90%。     

一种带补偿的电流采样电路

采用0.35 μm CMOS工艺,设计了一种电流采样电路。分析了传统senseFET电流采样电路中采样速度与采样范围之间的制约关系。提出了一种带有采样电流补偿的电流采样电路,通过注入补偿电流,加快了采样电路环路响应速度,同时拓展了电流采样下限。该电流采样电路被用于10 MHz开关频率的电流模Buck变换器中。仿真结果显示,所提出的电流采样电路在全负载范围内实现了精确快速的电感电流采样功能。     

一种高速高线性采保电路的设计

本文设计了一种拓扑结构为开环,基于栅压自举开关技术的S/H电路。在Cadence Spectre环境下进行仿真,在1.6GSPS的采样速率下,当输入信号为775MHz,1Vpp的正弦波时,该采样/保持电路的SFDR达到55.63dB,THD为-53.93dB。     

一种新型双采样CMOS采样保持电路

应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真.仿真结果表明,在2.5V电源电压下,当输入信号频率为37MHz时,采样保持电路可获得11bit的精度,消耗13mW的功耗.     

一种具有高线性度MOS采样开关的采样保持电路

通过采样保持电路中运放的复用,提出了一种具有高线性度MOS采样开关的模数转换器前端采样保持电路结构。这种结构可以显著降低采样开关导通电阻变化引入的非线性,从而在不增加开关面积和功耗的情况下,实现了高性能的采样保持电路。基于0.13?m的标准CMOS工艺,对提出的采样保持电路进行了仿真。在采样时钟频率为100MHz,输入信号频率1MHz时,仿真结果显示,无杂散动态范围(SFDR)达到了116.6dB,总谐波失真(THD)达到了112.7dB,信号谐波噪声比（SNDR）达到103.7dB,可以满足14比特流水线ADC对采样保持电路的要求。     

一种用于高速ADC的采样保持电路的设计

设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路.该电路采用电容翻转型结构,并设计了一个增益达到100dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA).利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内.通过仿真优化,该采样保持电路可用于10位,100MS/s的流水线ADC中.     

一种新型的用于高速串行接口电路中的接收器

本文提出了一种新型的符合计算机与外围设备间通用串行接口USB(Universal Serial Bus)2．0高速模式(480Mb／s数据传输率)的高精度接收器电路，并分析了其设计思路和设计方案。这种高精度接收器由三级电路组成：电压转换级、数据采样级和数据保持级。电路设计基于TSMC的CMOS 0．25μm混合信号模型。仿真结果表明，这种接收器在500Mb／s的信号传输速率下，将输入数据的上升和下降时间从700ps降至140ps，提高了高速串行通信中采样数据的准确度，以保证可靠、正确接收数据。     

一种基于大数逻辑判决和信道响应的HARQ算法

为了克服无线信道时变和多径衰落对信号传输的影响,全球微波互联接入(WiMAX)系统采用混合自动重传请求(HARQ)技术以提高数据传输的可靠性,确保服务质量。传统的非合并HARQ算法处理比较简单,内存需求较少,但是重传次数多,系统吞吐量低;合并译码HARQ算法能够有效减少重传次数,提高系统吞吐量,但是运算复杂度和内存需求较大。针对已有算法存在的不足,提出了一种基于大数逻辑判决(MLD)和信道冲激响应功率(CSI)的HARQ合并译码算法—MLD-CSI。该算法综合运用择多判决法则和择优选择法则,在接收端对多次重传的接收信号进行合并译码。分析和仿真结果表明,在时变和多径信道环境下,所提算法与MRC合并算法相比,几乎不损失系统的误码率和吞吐量性能,且运算复杂度和内存需求显著降低,非常适用于实际系统。      

一种欠采样应用的高精度低功耗采样/保持电路

设计了一种可用于欠采样情况的高精度、低功耗采样/保持电路。在40 MHz时钟频率下,采样90 MHz输入信号时可达11位以上精度。采用电容翻转结构的采样/保持电路,以消除电容失配的影响;使用栅压自举开关,以提高线性度,实现欠采样输入;并设计了一种高增益、大带宽、低功耗的增益自举套筒式共源共栅(telescopic cascode)运算放大器。电路采用SMIC 0.35μmCMOS工艺实现,电源电压为3.3 V,功耗仅为7.6 mW。     

一种基于SiGe BiCMOS的高速采样/保持电路

设计了一种基于BiCMOS工艺的高速采样/保持电路,该工艺提供了180 nm的CMOS和75 GHz fT的SiGe HBT.差分交换式射极跟随器和低下垂输出缓冲器的结合,使电路具有更好的性能.在Cadence Spectre环境下进行仿真,当输入信号为968.75 MHz、Vpp为1 V的正弦波,采样速率为2 GSPS时,该采样/保持电路的SFDR达到62.2 dB,THD达到-59.5 dB,分辨率达到9位;在3.3 V电源电压下,电路功耗为20 mW.     

一种高速采样/保持电路的设计与分析

介绍了一种高速采样/保持电路,分析了电路的非线性效应。该电路基于0.18μm GeSi BiCMOS工艺,采用全差分开环结构,通过射极负反馈和前馈误差放大器来改善输入缓冲放大器的线性度。采用交换式射极跟随器开关,可以提高电路的采样速度,减小谐波失真。三级级联的输出缓冲减小了下垂率,并增大对后级电路的驱动能力。在3.3V电源电压和500fF负载电容下,采用Cadence Spectre进行仿真分析。结果显示,在相干采样模式下,采样率为1.28GS/s时,在27℃温度下,整个电路的SFDR为77dB,THD为-68.38dB,功耗为133mW;采样率为2.5GS/s时,各个温度下均满足8位的精度要求,可用于高速A/D转换器。