共查询到19条相似文献,搜索用时 156 毫秒
1.
根据边界扫描测试IEEE1149.1技术标准,采用AVR单片机以及边界扫描总线控制芯片74ACT8990设计了边界扫描测试控制器;该控制器通过串口与计算机通信,将计算机的指令转化为符合边界扫描标准的测试时序信号,注入被测板;并且采集被测板响应,送回计算机进行故障诊断;该测试控制器结构简单,使用方便而且成本低;通过实际测试验证,测试控制器产生的测试信号符合IEEE1149.1系列标准,可以用于功能测试、数字电路故障诊断以及边界扫描研究。 相似文献
2.
在研究了IEEE1149.1标准和SOPC技术的基础上,提出了基于FPGA的边界扫描总线控制系统的设计;使用VHDL语言,在FPGA中将传统的边界扫描总线控制器的功能以IP Core的形式实现,并与NiosII处理器共同构成嵌入式边界扫描总线控制系统;经仿真验证,该系统产生的测试信号完全满足IEEE1149.1标准协议的要求;该系统具有较强的集成度、灵活性和可定制性,能够应用于IC或PCB的边界扫描测试以及相关的研究和实验。 相似文献
3.
为克服传统基于PC机的边界扫描测试系统所具有的独立性差,测试速度慢等缺点,从IEEE1149.1标准及边界扫描测试的功能需求入手,将边界扫描测试技术与SOPC技术相结合,提出了一种灵活、高效的嵌入式系统解决方案;该方案从IEEE标准及边界扫描测试的功能需求入手,设计了边界扫描测试系统的核心--边界扫描控制器,论文对该控制器的设计是采用自顶向下的模块化设计思想,VHDL语言描述实现;并将该控制器嵌入在具有Nios软核CPU的FPGA上,提高了系统设计的灵活性及边界扫描测试的速度;仿真结果表明该设计方案是正确可行的. 相似文献
4.
王帅 《计算机测量与控制》2012,20(4):929-932
超大规模集成电路和组装工艺快速发展,电路板结构和功能日趋复杂,将边界扫描技术应用于系统级测试,对提高系统的可靠性和可维护性具有重要的实用意义;在深入研究IEEE1149.5和IEEE1149.1标准的基础上,对基于MTM总线的边界扫描控制器结构进行了研究,解决了IEEE1149.5与IEEE1149.1协议转换中的关键技术,设计实现了内嵌边界扫描功能的MTM总线从模块,使用SpartanⅡ器件实现了基于MTM总线的边界扫描控制器;仿真和实验结果表明,IEEE1149.5总线接口、IEEE1149.1端口和TAP控制器功能正确,符合系统层次化测试的实际要求。 相似文献
5.
《计算机测量与控制》2014,(3):919-922
随着支持IEEE1149.1标准的边界扫描芯片的广泛应用,边界扫描技术得到了迅速发展;根据该标准,提出了一种基于USB总线的边界扫描控制器的设计方案;该方案采用CY7C68013作为USB2.0接口控制器,JTAG主控单元使用测试总线控制器ACT8990;依据该方案设计的控制器能够完成USB协议和JTAG协议的相互转换,生成符合IEEE1149.1标准的测试信号;实验以内测试为例,验证该控制器能够正常工作;在此基础上进行了其他功能测试;实验结果表明,该控制器能够完成对数字电路的边界扫描测试,并能初步判断故障类型,具有测试方便、传输速度快等特点,提高了测试效率。 相似文献
6.
将边界扫描测试技术应用于远程测试,解决高密度电路系统及复杂测试环境带来的测试问题,可实现仪器设备的远程测试与故障诊断:深入研究了IEEE1149.1边界扫描测试标准,提出了一种基于SPI接口的边界扫描测试控制器设计方案,设计网络接口电路及硬件底层驱动程序,并组建基于网络的边界扫描测试系统硬件平台;对被测电路进行测试验证,测试结果表明,该测试控制器可产生符合IEEE1149.1标准的JTAG测试信号,该测试系统可完成边界扫描的远程测试,硬件结构简洁且使用灵活,有较高的性价比,具有较好的应用前景. 相似文献
7.
依据IEEE1149.1标准,采用SOPC技术设计了一款高速的边界扫描主控器;用户可对该主控器进行配置,输出测试所需的控制信号,输出的测试时钟TCK频率可达50MHz,大大提高了边界扫描测试效率;同时,开发的具有自主知识产权的边界扫描主控器IP核为SOPC系统可测性设计提供了一个很有实际价值的组件,无需专用边界扫描测试设备即可实现对系统的边界扫描测试功能;经时序仿真波形和数字示波器观测结果验证,该边界扫描主控器所产生的测试信号符合测试要求,设计正确合理。 相似文献
8.
基于单片机的边界扫描实验系统的设计与实现 总被引:1,自引:1,他引:0
为了将边界扫描技术构架更好地应用于电路可测性设计中,在介绍边界扫描结构、测试基本原理的基础上,提出了运用单片机模拟边界扫描时序,控制被测电路进入相应边界扫描状态的方法;利用模拟开关控制整体扫描链路的转换,同时结合现有CPLD下载电路,完成了被测电路核心逻辑、外围管脚的设置,最后实现了基于IEEE1149.1测试访问门和边界扫描结构标准的边界扫描实验系统;实验系统可以完成IEEE1149.1的所有边界扫描测试,并具有实现简单、操作灵活等特点。 相似文献
9.
边界扫描技术在数字电路中已经基本成熟,但在模拟电路中还涉足较少。为了提高模拟电路系统的可靠性和可测性设计,对模拟电路面向功能性测试的边界扫描模型进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想,提出了利用数字寄存器控制模拟开关的边界扫描单元结构,设计了面向功能测试的模拟电路边界扫描模型,简化了测试存取口,降低了测试难度,同时构建了模型测试平台,实现了模型的功能测试功能。 相似文献
10.
为提高现代军事装备的故障检测能力,运用VC++软件编辑控制界面,设计并制作了一种基于51系列单片机的边界扫描控制器;该控制器由USB转串口电路和单片机构成,结构简单、通用性强且成本低廉;将PC机发送的测试指令或数据进行USB与JTAG协议转换,产生符合IEEE1149.1标准的JTAG总线信号;以EPM7128芯片为测试对象,注入JTAG信号并采集测试响应,实现了对基于测试芯片硬件电路的故障检测;测试结果表明:设计的边界扫描控制器可实现对单芯片和芯片级联的边界扫描状态的控制,能避开可编程芯片的内部逻辑程序控制,完成对可编程芯片及其外围电路的故障检测。 相似文献
11.
基于IEEE1149.4的混合信号边界扫描测试控制器设计 总被引:3,自引:0,他引:3
简要介绍了IEEE1149.4混合信号测试总线及其特点,并根据该标准定义的测试结构对混合信号电路的测试方法进行研究,设计出符合IEEE1149.4标准的边界扫描控制器及其验证电路,实验结果表明该测试控制器能实现对混合信号电路板的测试,大大提高了混合信号电路板的可观性和可控性. 相似文献
12.
分析了CAN总线控制器的工作原理,以SJA1000为模型,提出基于SOPC技术的CAN总线控制器的设计方案,并完成SJA1000IP核的设计;完成了在Altera的CycloneIII型FPGA芯片上集成微处理器核、SJA1000IP核、数据RAM、程序ROM为一体的完整CAN总线通信系统的设计。实验结果验证了SJA1000IP核设计方案的合理性。 相似文献
13.
14.
15.
基于AMBA总线的DMA控制器IP核设计与分析 总被引:1,自引:0,他引:1
介绍了一种设计基于AMBA总线的DMA控制器IP核的方法。用硬件描述语言(VHDL)来设计实现挂接在AMBA AHB总线上的DMA控制器,并通过可编程逻辑器件(FPGA)完成对设计的验证,最终形成可复用的IP软核,用到ASIC或FPGA中。 相似文献
16.
针对CAN总线通讯系统对实时性和可靠性的要求,文章设计了一种基于CPCI总线的四通道隔离CAN总线通讯模块;该模块与现有的同类CAN总线设备相比,在成本和电路集成度上具有明显的优势;该模块在硬件上采用了单片FPGA来实现CPCI接口以及4个独立的CAN控制器逻辑,并且使用了4个隔离的CAN收发器CTM1051同时实现电平转换与电气隔离;在固件设计中,分别采用PCI总线IP核和CAN总线IP核来实现PCI接口和CAN总线控制器;在软件设计中,按照模块技术要求来设计设备驱动程序、仪器驱动程序和软面板;经实验测试表明,该模块的位宽容忍度范围为±5%、采样点特征值为75%并能连续正常工作3小时以上,具有良好的性能指标和可靠的四通道数据收发功能。 相似文献
17.
SAA7111A中I2C总线控制器的FPGA实现 总被引:5,自引:0,他引:5
本文详细介绍了I^2C总线的协议规范和时序要求,对视频解码芯片SAA7111A的I^2C总线控制器进行了设计。采用VHDL语言对全功能的I^2C总线控制器在FPGA内部进行了硬件IPcore实现,并给出了应用结果。 相似文献
18.
基于MIPS核的片上系统总线控制器设计 总被引:1,自引:0,他引:1
针对基于MIPS核的高清晰度电视(HDTV)的片上系统,设计了一种EC总线控制器。在MIPS核外采用高速缓存来提高总线效率。实现了流水线总线事件,解决了EC总线时钟与外设时钟的转换。通过MIPS总线功能模块(BFM)的时序仿真验证了该控制器的正确性。0.25-μmCMOS工艺综合了EC总线控制器的RTL代码,总线时钟可达到149MHz。最后通过了FPGA验证。 相似文献
19.
秦玉龙 《单片机与嵌入式系统应用》2017,17(6)
介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核.自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性.在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试.仿真和测试结果表明,该控制器满足WM8731各项时序要求. 相似文献