Temperature dependent IDS-VGS characteristics of an N-channel Si tunneling field-effect transistor with a germanium source on Si(110) substrate

在Si(110)衬底上制备了Ge源n型Si沟道隧穿场效应晶体管（TFET）。本文研究了温度对Ge源Si TFET器件的电学性能的影响。温度相关性研究显示器件漏电流主要由漏区的Shockley - Read - Hall (SRH) 产生于复合电流决定。器件开态电流随温度升高而增加,这是因为温度升高材料禁带宽度减小,隧穿几率增大。界面缺陷引起的隧穿电流的亚阈值摆幅随温度升高而变差,但是带间隧穿电流的亚阈值摆幅不随温度变化而变化。     

A 2-D Semi-Analytical Model of Double-Gate Tunnel Field-Effect Transistor Xu Huifang (许会芳), Dai Yuehua*(代月花), Li Ning(李宁), Xu JianBin(徐建斌)

文中提出了一种双栅隧穿场效应晶体管(DG TFET)的二维半解析模型。通过在栅绝缘层和沟道区引入两个矩形源,运用半解析法和特征函数展开法求解二维泊松方程,得到电势的二维半解析解。解的结果是一个特殊函数,为无穷级数表达式。基于电势模型,求出最短隧穿长度( )和平均电场( ),运用Kane模型得到漏极电流。新模型考虑了移动电荷对电势的影响以及漏源电压对隧穿参数 和 的影响。文中计算了不同漏源电压,不同硅膜厚度,栅介质层厚度和栅介质层常数下的表面势和漏极电流。结果表明,新模型与仿真结果吻合。这将有助于DG TFET的优化设计,同时,也加深了DG TFET器件对电路结构设计的规划。     

基于FDSOI的TFET和MOSFET总剂量效应仿真

对基于全耗尽绝缘体上硅(FDSOI)的隧穿场效应晶体管(TFET)器件和金属氧化物半导体场效应晶体管(MOSFET)器件进行了总剂量(TID)效应仿真,基于两种器件不同的工作原理,研究了总剂量效应对两种器件造成的电学影响,分析了辐照前后TFET和MOSFET的能带结构、载流子密度等关键因素的变化。仿真结果表明:两种器件在受到较大辐射剂量时(1 Mrad (Si)),TFET受辐射引起的固定电荷影响较小,仍能保持较好的开关特性、稳定的阈值电压;而MOSFET则受固定电荷的影响较大,出现了背部导电沟道,其关态电流增加了几个数量级,开关特性发生了严重退化,阈值电压也严重地向负电压偏移。此外,TFET的开态电流会随着辐照剂量的增加而减小,这与MOSFET的表现恰好相反。因此TFET比MOSFET有更好的抗总剂量效应能力。     

一种新型隧穿场效应晶体管

提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。     

基于隧穿机理的石墨烯纳米带准一维器件设计北大核心

隧穿场效应晶体管（TFET）在低功耗领域具有很好的应用前景,以优化新型准一维TFET为目的,通过数值仿真研究了以石墨烯纳米带（GNR）为沟道材料的准一维TFET以及受器件尺寸和掺杂浓度控制的器件输运特性及开态和关态电流。以能带调控理论结合局域态密度与电流谱密度间的关系为手段对隧穿效应的机理进行了详细的探讨,分析了禁带宽度、栅覆盖范围、沟道长度和源漏掺杂浓度4个变量对输运过程的影响,进而确定了其对器件性能影响的变化趋势,并总结了相应原则,得到了有利于提高驱动能力、降低静态功耗以及满足数字电路一般性要求的准一维器件的设计策略。这一研究可为基于准一维材料的TFET的设计提供参考,推动基于平面材料的新型器件的发展。     

一种感应PN结隧穿场效应晶体管

提出了一种在源区形成感应PN结的隧穿场效应晶体管,利用Silvaco TCAD对器件的工作原理进行了验证,并仿真分析了器件的静态电学特性以及动态特性。结果表明,这种结构的TFET具有低的亚阈值斜率(51mV/dec.)、高的开态电流(5.88μA/μm)、高的开/关态电流比(ION/IOFF为107)以及低至9ps的本征延迟时间,表明利用该结构的TFET器件有望构成高速低功耗逻辑单元。     

超薄氧化层中的中性陷阱对隧穿电流的影响和应变诱导漏电流

用数值分析的方法讨论了中性陷阱对超薄场效应晶体管(MOSFET )隧穿电流的影响.中性陷阱引起势垒的变化在二氧化硅的导带中形成一个方形的势阱.对于不同的势垒变化,计算了电子隧穿氧化层厚度为4nm的超薄金属氧化物半导体结构的电流.结果表明,中性陷阱对隧穿电流的影响不能被忽略,中性陷阱的存在使隧穿电流增加,并且通过这个简单的模型能够理解应变诱导漏电流的产生机制.     

超薄氧化层中的中性陷阱对隧穿电流的影响和应变诱导漏电流

用数值分析的方法讨论了中性陷阱对超薄场效应晶体管(MOSFET )隧穿电流的影响.中性陷阱引起势垒的变化在二氧化硅的导带中形成一个方形的势阱.对于不同的势垒变化,计算了电子隧穿氧化层厚度为4nm的超薄金属氧化物半导体结构的电流.结果表明,中性陷阱对隧穿电流的影响不能被忽略,中性陷阱的存在使隧穿电流增加,并且通过这个简单的模型能够理解应变诱导漏电流的产生机制.     

一种带有斜向扩展源的双栅隧穿场效应晶体管

设计并研究了一种带有轻掺杂漏(LDD)和斜向扩展源(OES)的双栅隧穿场效应晶体管(DG-TFET),并利用Sentaurus TCAD仿真工具对栅长及扩展源长度等关键参数进行了仿真分析。对比了该器件与传统TFET的亚阈值摆幅、关态电流和开关电流比,并从器件的带带隧穿概率分析其优势。仿真结果表明,该器件的最佳数值开关电流比及亚阈值摆幅分别可达3.56×10¹²和24.5 mV/dec。另外,该DG-TFET在双极性电流和接触电阻方面性能良好,且具有较快的转换速率和较低的功耗。     

隧穿晶体管研究进展

随着晶体管尺寸不断缩小,CMOS电路的功耗问题变得日益严重。隧穿晶体管是一种基于载流子的隧道效应工作的器件,可以在室温下实现小于60 mV/dec的亚阈值摆幅,具有很好的低功耗应用前景。但常规的隧穿晶体管导通电流比较小,而且具有双极特性。首先介绍了隧穿晶体管的结构和工作原理。其次,针对常规隧穿晶体管问题,综述了国内外研究进展,包括Ge材料隧穿晶体管、纳米线隧穿晶体管等。最后介绍了一种基于隧穿介质层的新型隧穿晶体管,器件仿真结果表明这种新型器件可以有效抑制双极特性。