6.5kV,25 A 4H-SiC功率DMOSFET器件

<正>与硅IGBT相比,SiC高压功率DMOSFET器件的导通电阻和开关损耗更低,工作温度更高,在智能电网的应用中具有巨大的应用前景。南京电子器件研究所研制出一款6.5kV25ASiC功率DMOSFET器件。建立了高压SiC DMOSFET仿真模型并开展元胞结构设计,通过采用低界面态密度栅极氧化层制备以及JFET区选择掺杂等先进工艺技术,在60μm厚外延层上制备了6.5 kV SiC DMOSFET,芯片有源区尺寸37 mm~2。该器件击穿电压大于6.9 kV,导通电流大于25 A,峰值有效沟道迁移率为23 cm~2/(V·s),比导通电阻降低到44.3 mΩ·cm~2,缩小了与国际先进水平的差距。     

低导通压降MOS控制晶闸管的研制

基于6英寸(1英寸≈2.54 cm)半导体工艺平台研制了一款低导通压降的MOS控制晶闸管(MCT)。通过对MCT正向阻断状态和导通状态的理论分析，阐述p基区结构参数影响正向阻断特性和导通特性的机理。采用Silvaco TCAD软件建立静态特性模型并进行p基区结构参数仿真设计，得到最优掺杂浓度和厚度。结合仿真结果指导工艺参数优化制备MCT芯片，并对封装后器件性能进行了测试。测试结果表明，优化后器件正向阻断电压超过1 600 V,脉冲峰值阳极电流为3 640 A,导通压降在满足2.0 V设计值的基础上降低至1.7 V,正向阻断特性和导通特性均得到提高。     

6.5 kV SiC MOSFET的优化及开关特性

优化设计了电力系统用6.5 kV SiC MOSFET,测得该器件的导通电流为25 A,阻断电压为6 800 V,器件的巴利加优值(BFOM)达到925 MW/cm²。基于感性负载测试电路测试了器件的高压开关瞬态波形。在此基础上,借助仿真软件构建6.5 kV SiC MOSFET芯片级和器件级仿真模型,通过改变器件元胞结构、阱区掺杂浓度、栅极电阻、寄生电感等参数,研究了6.5 kV SiC MOSFET开关瞬态过程和电学振荡影响因素。结果表明,减小结型场效应晶体管(JFET)宽度有利于提高器件dV/dt能力,而源极寄生电感和栅极电阻是引起栅极电压振荡的重要因素。研究结果有助于分析研究6.5 kV SiC MOSFET在智能电网应用中的开关特性,使得基于SiC MOSFET的功率变换器系统具有更低的损耗、更高的频率和更高的可靠性。     

一种带有注入增强缓冲层的4H-SiC GTO晶闸管

门极可关断(GTO)晶闸管是应用在脉冲功率领域中的一种重要的功率器件。目前,由于常规SiC GTO晶闸管的阴极注入效率较低,限制了器件性能的提高。提出了一种带有注入增强缓冲层的碳化硅门极可关断(IEB-GTO)晶闸管结构,相比于常规GTO晶闸管结构,该结构有着更高的阴极注入效率,从而减小了器件的导通电阻和功耗。仿真结果表明,当导通电流为1 000 A/cm^2时,IEB-GTO晶闸管的比导通电阻比常规GTO晶闸管下降了约45.5%;在脉冲峰值电流为6 000 A、半周期为1 ms的宽脉冲放电过程中,器件的最大导通压降比常规GTO晶闸管降低了约58.5%。     

光控晶闸管的集成BOD转折电压

介绍了新型光控晶闸管,其集成了一个非常重要的电气功能,即正向过压保护功能。通过在光控晶闸管光敏区内集成转折二极管(BOD),实现光控晶闸管正向保护功能。如果集成BOD转折电压太高,不能有效保护晶闸管;若转折电压太低,则达不到光控晶闸管设计的阻断电压要求。通过计算机仿真技术和工艺实验方法,成功地揭示了光控晶闸管集成BOD转折电压与硅材料电阻率、pn结结构尺寸和温度的关系,从而精确设计了光控晶闸管集成BOD转折电压,研制了5英寸(1英寸=2.54 cm)3 125 A/7 600 V特高压光控晶闸管,并成功应用于"云南-广东±800 kV/5 000 MW"特高压直流输电工程中。     

6.5kV,5A4H-SiC功率DMOSFET器件

报道了在60μm厚、掺杂浓度1.3×10~(15) cm~(-3)的外延层上制备4H-SiC功率DMOSFET器件的研究结果。器件击穿电压大于6.5 kV,导通电流大于5 A,相对于之前的报道结果,器件导通能力提升了25倍。器件采用由55根环组成的,450μm宽的浮空场限环作为器件终端结构。通过1 250°C热氧化工艺和NO退火技术,完成器件栅介质层制备。通过横向MOSFET测试图形,提取器件峰值有效沟道迁移率为23 cm~2/(V·s)。器件有源区面积为0.09 cm~2,在栅极电压20 V、室温下,器件比导通电阻为50 mΩ·cm~2。在漏极电压6.5 kV时,器件漏电流为6.0μA,对应器件漏电流密度为30μA·cm~(-2)。基于此设计结构,通过设计实验,提取了SiC DMOSFET器件中电阻比例组成。     

3300V沟槽栅IGBT的衬底材料的优化设计

使用TCAD仿真软件对3 300 V沟槽栅IGBT的静态特性进行了仿真设计.重点研究了衬底材料参数、沟槽结构对器件击穿电压、电场峰值等参数的影响.仿真结果表明,随衬底电阻率增加,击穿电压增加,饱和电压和拐角位置电场峰值无明显变化;随衬底厚度增加,击穿电压增加,饱和电压增加,拐角位置电场峰值降低;随沟槽宽度增加,饱和电压降低,击穿电压和拐角位置电场峰值无明显变化;随沟槽深度增加,饱和电压降低,击穿电压无明显变化,拐角位置电场峰值增加;随沟槽拐角位置半径增加,击穿电压和饱和电压无明显变化,但拐角位置电场峰值减小.选择合适的衬底材料对仿真结果进行实验验证,实验结果与仿真结果相符,制备的IGBT芯片击穿电压为4 128 V,饱和电压约为2.18 V.     

15 kV/10 A SiC功率MOSFET器件设计及制备

报道了在150μm厚、掺杂浓度5.0×1014 cm-3的外延层上制备15 kV/10A超高压SiC功率MOSFET器件的研究结果.对器件原胞结构开展了仿真优化,基于材料结构、JFET区宽度和JFET区注入掺杂等条件优化,有效地提升了器件的导通能力,器件比导通电阻为204 mΩ· cm2,击穿电压大于15.7 kV,在...     

一种双发射极沟槽栅超结IGBT

本文对传统沟槽栅超结IGBT进行了改进,得到一种沟槽栅双发射极超结IGBT,本结构第一个发射极区域和传统IGBT结构一样能够发射电子、接收空穴,在p型柱顶部的第二个发射极区域能够起到空穴分流的作用,在有效地提高器件抑制闩锁的能力的同时,保持了超结IGBT器件的高击穿电压(BVoff)和低关断损耗(Eoss)。仿真显示在VGE=10V的条件下,改进结构的闩锁电流从15000A/cm2 提升至 28300A/cm2,器件的击穿电压为810V,在导通压降为1.2V的条件下,关断损耗为6.5 mJ/cm2。     

3300V碳化硅肖特基二极管及混合功率模块研制

基于数值仿真结果,采用结势垒肖特基(JBS)结构和多重场限环终端结构实现了3 300 V/50 A 4H-SiC肖特基二极管(SBD),所用4H-SiC外延材料厚度为35 μm、n型掺杂浓度为2× 1015cm-3.二极管芯片面积为49 mm2,正向电压2.2V下电流达到50 A,比导通电阻13.7 mΩ· cm2;反偏条件下器件的雪崩击穿电压为4 600 V.基于这种3 300 V/50 A 4H-SiC肖特基二极管,研制出3 300 V/600 A混合功率模块,该模块包含24只3 300 V/50 A Si IGBT与12只3 300 V/50 A 4H-SiC肖特基二极管,SiC肖特基二极管为模块的续流二极管.模块的动态测试结果为:反向恢复峰值电流为33.75 A,反向恢复电荷为0.807 μC,反向恢复时间为41 ns.与传统的Si基IGBT模块相比,该混合功率模块显著降低了器件开关过程中的能量损耗.