速率陀螺稳定电视导引头平台数字控制器设计

采用连续校正网络的等效数字控制器设计方法设计数字校正网络,并选用高速数字信号处理器（DSP）构成稳定回路的数字控制系统。用MATLAB软件对系统进行计算机仿真,仿真结果表明,所设计的数字控制系统能够满足指标要求,从而证明这种设计方法的可行性。     

电能计量芯片的数字系统设计及其仿真

简要介绍了电能计量芯片中有功功率计算的原理,并利用数字信号处理技术,对电能计量芯片中的数字部分进行了设计。提出了一种基于SPI的仿真平台,并用Verilog HDL对其进行了行为建模。利用此平台对所设计的数字系统进行了仿真并对仿真结果进行了分析。通过仿真研究证明,所设计的数字系统具有较高的计量精度。     

适用于数字锁相环的快速建模方法

为解决数字锁相环基于晶体管级仿真速度慢的问题,提出一种适用于数字锁相环的快速高精度建模方法。该方法直接利用数字模块的设计代码作为输入的仿真文件,并根据Spice仿真结果用Verilog-A对模拟模块进行建模。由于Verilog设计代码能够准确的描述数字模块性能,而Verilog-A模型对模拟模块的各种电路特性都能准确模拟,因此该模型的仿真精度非常高。最终以一种数字锁相环结构为例建立数模混合模型进行仿真,验证了该设计方法的可行性和有效性。     

基于单片机的数字秒表设计

文中设计了一种以单片机为控制核心的数字秒表。该数字秒表采用C语言开发,通过数码管显示计时结果。对系统硬件电路和软件进行了设计,以Proteus和Keil软件为开发平台,对数字秒表进行了仿真。仿真结果表明该数字秒表精度高、稳定性强。     

IIR数字滤波器的FPGA实现

应用Matlab工具软件对IIR数字滤波器进行参数计算和仿真.进一步给出了用FPGA实现IIR数字滤波器的硬件电路方案.用VHDL语言描述了FPGA的电路系统设计及其仿真,结果表明设计的IIR数字滤波器满足设计要求.     

基于Verilog HDL的FIR数字滤波器的优化设计与仿真

对FIR数字滤波器基于Verilog HDL的实现进行了研究,在分布式算法的基础上进行了改进,设计了32阶常系数FIR滤波器。用Verilog硬件描述语言进行数字逻辑设计,使用Synopsys VCS作为仿真工具对设计进行仿真和验证,在Synopsys公司的Design Compiler下进行综合。结果表明,该设计既保证了运行速度又节省了芯片的面积,可以广泛应用于数字集成电路的设计中。     

基于FPGA的多路数字信号复接系统设计与实现

数字复分接技术是数字通信网中的一项重要技术,能将若干路低速信号合并为一路高速信号,以提高带宽利用率和数据传输效率。文中在介绍数字复接系统的基础上,采用VHDL对数字复分接系统进行建模设计和实现。并利用乒乓操作和先进先出存储器(FIFO)对复接器进行设计,利用帧同步器对数据进行分接。以QuartusII8.0为仿真软件,对设计进行仿真验证,仿真结果表明,设计实现了复接系统,便于修改电路结构,增强了设计的灵活性,且节约了系统资源。     

基于单片机的数字频率计的设计和仿真

本文以单片机为核心器件,实现了数字频率计的设计,并在Proteus软件仿真环境下搭建仿真电路,采用Kell软件进行软硬联调,成功地实现了数字频率计的仿真。     

基于MATLAB数字基带传输系统的研究

MATLAB软件具有强大的仿真功能,是当今通信系统中一种重要的设计和仿真工具。本文在分析数字基带系统传输特性的基础上,运用MATLAB/Simulink动态仿真环境实现了双极性数字基带信号传输系统的建模和仿真,通过仿真眼图和误码率曲线对系统的抗噪声性能进行分析。实际仿真结果表明,该系统能够模拟双极性数字基带的传输过程,系统性能仿真分析的结果与理论基本一致,该系统达到设计的要求。     

宽带数字下变频和重采样处理Matlab仿真与FPGA实现

宽带数字下变频(DDC)和重采样处理可应用于成像雷达和电子对抗宽带侦查等领域的新型宽带数字接收机设计中,讨论了基于多相滤波结构的宽带DDC和重采样滤波处理的高效实现方式,并通过一个设计实例进行Matlab仿真和FPGA实现,给出了仿真和实现结果,该方法可应用于当前新型宽带数字接收机宽带数字解调设计。     

基于开关电流技术的切比雪夫滤波电路的实现

提出了一种运用开关电流技术实现切比雪夫低通滤波电路的方法。将双二次滤波器的传递函数由s域进双线性z变换,确立了基于开关电流积分器的双二次节电路,利用这种双二次节可以实现开关电流滤波器。文中采用双二次低通滤波器级联实现了六阶切比雪夫低通滤波器的设计与仿真,仿真结果表明切比雪夫低通滤波器的陡峭衰减特性和理想幅频特性符合设计要求,从而证实了该方法的可行性和正确性。     

一种EOC专用双工滤波器的仿真设计与实现

阐述了EOC设备上双工滤波器的设计方法。滤波器由LC低通滤波器和LC高通滤波器组合而成,通过ADS2005仿真计算,研究了贴片电容和空心线圈电感,在FR-4板材上实现高性能滤波器的可行性。通过优化设计,提高了隔离度和带外抑制性能,对研制的滤波器电感线圈匝间距进行实验微调,产品匹配性良好,各项指标达到国家标准。     

基于Serenade仿真软件的微波电路优化设计

介绍了微波电路与Serenade系统仿真软件的功能,并以对微波低通滤波器的仿真设计为例说明了对它们的应用.同时以巴特沃斯原型滤波器为基础,分析了该滤波器的特性,并对通过优化得到满足设计目标的低通滤波器进行了介绍.     

基于NI Multisim 10的有源滤波器的设计与仿真

有源滤波器因其体积小、重量轻、成本低、可靠性高、提供增益放大、设计标准化、模块化、便于集成等突出的优点,在信号处理中有着广泛的应用。在对MFB（无限增益多路反馈）滤波电路的传递函数分析基础上,由2阶MFB阶低通滤波电路级联的方法构建了有源低通滤波器,用查表法设计了基于巴特沃斯逼近的8阶有源低通滤波器,并用NIMuhisim10软件对设计的滤波器的交流特性进行了仿真分析,其交流特性符合设计理论,具有一定的参考价值。     

适用于4G无线LTE通信系统的紧凑型谐波抑制功率放大器

为了满足4G无线移动通信LTE系统对功率放大器的性能需求,提出了一种新型采用低通滤波器（Low-Pass Filter,LPF）集成的n次谐波抑制紧凑型功率放大器。该功率放大器使用低通滤波器作为输出阻抗变换网络,以便得到所需阻抗产生最大功率,从而省略了传统的输出匹配网络。所以,相较于传统的功率放大器,提出的功率放大器尺寸减少了25%。此外,由于在输出端使用了低通滤波器,大幅抑制了（2次-5次）谐波,衰减程度较大。提出的功率放大器的设计频率为2.6 GHz,适用于LTE系统。仿真结果与实测结果比较吻合,证明了提出的设计有效性。     

基于Matlab的IIR数字滤波器设计方法比较及应用

滤波是信号处理的基础,滤波运算是信号处理中的基本运算,滤波器的设计也就相应成为数字信号处理的最基本问题之一。这里着重IIR数字滤波器的设计研究,应用Butterworth滤波器,ChebysheveⅠ型滤波器,ChebysheveⅡ型滤波器以及椭圆滤波器分别对低通、高通、带通和带阻四种滤波器形式进行比较仿真,通过不同设计方法的对比,将各种滤波器的设计特点很好地呈现出来。应用了Butterworth滤波器实现了混合信号频谱的分离,取得了良好的仿真效果。     

一种新的高阶全极点运算跨导放大器-C滤波器系统生成方法

提出一种高阶全极点运算跨导放大器-C滤波器系统生成方法，能方便地设计出全极点高通、低通和带通滤波器。该滤波器与MOS工艺兼容，便于单片集成。滤波器设计实例和PSPICE模拟结果表明所提方法是正确的。     

A new electronically tunable current mode universal filter using MO-CCCII

A new electronically tunable universal current mode biquad filter structure employing three multiple output current controlled conveyors (MOCCCII) and two grounded capacitors is presented. The proposed filter offers the following advantageous features: low input impedance and high output impedance—a desirable property of current mode filters; realization of low pass, band pass, high pass, notch, and all pass; no matching constraint; low sensitivity performance and use of grounded capacitors suitable for integration. The practical design problems due to nonlinearities of MOCCCIIs have also been addressed. The feasibility of the design is confirmed via SPICE simulations.     

用于谐波检测中的数字低通滤波器的设计

有源电力滤波器谐波检测中数字低通滤波器的设字低通滤波器的硬件实现方案,并按照层次化、模块化、参数化的设计思路,采用VHDL硬件描述语言进行了硬件设计,并进行了仿真验证,为有源电力滤波器谐波检测中低通滤波器设计提供了参考.     

基于FPGA的数字滤波器的设计与实现

提出了一种采用Altera公司开发的DSP Builder技术实现数字滤波器的设计方案。以一个16阶低通FIR数字滤波器,并采用状态机控制采样信号作为滤波器的输入信号,通过生成的.bsf文件设计系统的顶层电路,设计并完成了在联星科技的NC EDA 2000C实验箱上滤波器的软硬件仿真与验证。结果表明,电路工作正确可靠,能满足设计要求。