提高CMOS电路抗闩锁能力的阱源结构设计

提出了一种较好的抗闩锁CMOS结构——阶源结构.对阶源结构和常规结构的CMOS反相器进行了电触发闩锁特性和激光器辐照实验研究,就实验结果进行了分析讨论.     

CMOSIC抗闩锁、抗静电的测试及防护措施的研究

通过对三种ＣＭＯＳＣ４０６９ 电路抗闩锁灵敏度、抗静电敏感度测试的研究和比较，提出高可靠性电路的质量评估。除对器件功能参数（直交流参数） 高低温参数测试外， 还必须对抗闩锁、抗静电敏感度进行测量和评估， 可真实反映器件的可靠性。避免ＣＭＯＳ器件在包装、运输和使用中带来隐患， 提出静电防护措施     

一种可改善稳压器闩锁效应的过流保护电路

分析了两种过流保护方法的功能及优缺点,研究并提出了一种可应用于集成稳压器中改善闩锁效应的foldback过流保护电路。通过在一般foldback电路中增加限流功能改变曲线的斜率,避免与负载曲线相交,从而解决稳压器的闩锁问题。在0．6um标准CMOS工艺下,Hspice仿真证明了该电路的可行性和可靠性。     

质子SEL影响因素分析

主要对质子单粒子闩锁(SEL)的影响因素进行了分析,首先介绍了质子SEL原理,然后对电路质子SEL有重要影响的四个影响因素-封装、新材料的应用、质子能量和质子入射方向进行了详细分析。分析结果表明,要研究最坏情况下地球辐射带中质子SEL,需要在较高环境温度情况下(一般取125℃),使用能量大于400MeV的质子在斜入射和垂直入射时对SEL进行同时研究。     

IGBT RBSOA失效分析及改善方案

一种绝缘栅双极晶体管模块在做反向偏置安全工作区测试时,器件在较低的关断电流下就发生了损坏。失效分析显示失效区的位置靠近栅极条区。模拟显示失效区处元胞结构并非对称,而正常元胞结构是对称的,由此造成了该处元胞的闩锁电流密度比对称结构元胞的闩锁电流密度低。因此,元胞结构的一致性不好是RBSOA关断电流低的原因。通过修改版图设计,使工作区元胞结构一致。对改版后的芯片封装后进行RBSOA测试,结果显示安全关断电流有明显提高。     

具有更宽安全工作区的IGBT元胞的研究与设计

研究了一种新的IGBT发射极元胞,并给出其设计方法.该元胞在不影响单位面积有效沟道宽度的情况下,将源衬底的P+区与源N+区并排垂直于沟道一侧放置,以缩短空穴路径.与采用深P+注入抗闩锁的传统方法相比,经过优化设计的新结构的闩锁电流增大了约8倍;在Vce为1.5 V时,单位面积电流密度增加3倍;元胞静态阻断电压也有20%的增加,从而扩展了IGBT的安全工作区,而且工艺更简单.     

深槽对0.35 μm CMOS管抗闩锁性能的影响研究

相比于P+衬底CMOS工艺,P-衬底0.35 μm BiCMOS工艺中CMOS管的抗闩锁性能更差。为了提高CMOS管的抗闩锁性能,利用光触发方式,基于Medici器件,仿真研究了BiCMOS工艺中深槽对CMOS管闩锁性能的影响。结果表明,深槽可以提高CMOS管的抗闩锁性能。在光触发脉冲宽度为50 ns,深槽深度为3、5、7 μm时,深槽BiCMOS工艺中CMOS管的闩锁触发电流分别是无深槽BiCMOS工艺中CMOS管的3.13,6.88,11.12倍。     

CMOS IC抗闩锁,抗静电的测试及防护措施的研究

通过对三种ＣＭＯＳ Ｃ４０６９电路抗闩锁灵敏度、抗静电敏感度测试的研究和比较,提出高可靠性电路的质量评估。除对器件功能参数（直交流参数）高低温参数测试外,还必须对抗闩锁、抗静电敏感度进行测量和评估,可真实反映器件的可靠性。避免ＣＭＯＳ器件在包装,运输和使用中带来隐患,提出静电防护措施。     

基于多级电源系统中闩锁的研究

对在多级电源系统可靠性设计中遇到的几个关于闩锁的问题进行了研究,针对闩锁产生的原因进行分析,并提出解决方法。     

Trench gate IGBT structure with floating P region

A new trench gate IGBT structure with a floating P region is proposed,which introduces a floating P region into the trench accumulation layer controlled IGBT(TAC-IGBT).The new structure maintains a low on-state voltage drop and large forward biased safe operating area(FBSOA)of the TAC-IGBT structure while reduces the leakage current and improves the breakdown voltage.In addition,it enlarges the short circuit safe operating area(SCSOA)of the TAC-IGBT,and is simple in fabrication and design.Simulation results indicate that,for IGBT structures with a breakdown voltage of 1200 V, the leakage current of the new trench gate IGBT structure is one order of magnitude lower than the TAC-IGBT structure and the breakdown voltage is 150 V higher than the TAC-IGBT.     

具有P型浮空区的槽栅IGBT结构

本文提出了一种具有P型浮空层的新型槽栅IGBT结构,它是在之前所提的一种积累层沟道控制的槽栅IGBT(TAC-IGBT)基础之上引入了一浮空P型层。此结构在维持原有TAC-IGBT低的正向导通压降和更大正向偏置安全工作区（FBSOA）的同时,减小了器件的泄漏电流,提高了器件的击穿电压,也使得器件的短路安全工作区大大提高,且制造简单,设计裕度增大。仿真结果表明：对于1200V的IGBT器件,具有P型浮空层的新型槽栅IGBT结构漏电比TAC-IGBT小近一个量级,击穿电压提高近150V。     

一种双发射极沟槽栅超结IGBT

本文对传统沟槽栅超结IGBT进行了改进,得到一种沟槽栅双发射极超结IGBT,本结构第一个发射极区域和传统IGBT结构一样能够发射电子、接收空穴,在p型柱顶部的第二个发射极区域能够起到空穴分流的作用,在有效地提高器件抑制闩锁的能力的同时,保持了超结IGBT器件的高击穿电压(BVoff)和低关断损耗(Eoss)。仿真显示在VGE=10V的条件下,改进结构的闩锁电流从15000A/cm2 提升至 28300A/cm2,器件的击穿电压为810V,在导通压降为1.2V的条件下,关断损耗为6.5 mJ/cm2。     

IGBT并联设计参考

本文主要分析如何实现并联IGBT静态和动态过程的均流，并提出了一些用于减少电流不平衡的相关并联方法，以便于客户并联设计。重点突出一些荔实现并联方案的IGBT模块新封装，叉提出一些实现并联均流的均衡措施。用相关的试验证实一些分析结论。     

IGBT强驱动电路的设计

根据脉冲渗碳电源要求,设计一种具有高可靠性、信号传输无延迟、驱动能力强等特点的IGBT强驱动电路,详细分析了工作原理,并对电路测试中出现的电流尖峰进行了抑制。在此基础上得出几个主要影响驱动电路的因素。实际用于大功率IGBT桥电路驱动,工作稳定可靠。结果表明,所设计的电路结构简单,驱动能力强,可靠性高,且对用变压器驱动大功率全桥电路有通用性。     

IGBT芯片参数对瞬态均流特性的影响

IGBT模块一般采用多芯片并联的方式进行封装,但由于模块参数、驱动控制等差异,模块内部存在电流分布不均衡的问题。相比于稳态电流分布,瞬态电流分布的影响因素众多,是研究的热点。针对IGBT的芯片参数开展了模块内部各支路瞬态电流分布特性的研究。通过建立IGBT芯片模型及芯片并联的瞬态电路分析模型,计算单一芯片参数与多种芯片参数作用下IGBT模块的瞬态电流分布,提出新的适用于芯片支路瞬态均流分析的评价指标,得到了IGBT芯片参数对并联瞬态均流影响的规律。研究结果表明阈值电压、跨导和栅极电阻是对瞬态均流影响最大的3个芯片参数,且需要关注阈值电压与跨导的共同影响。研究结果对IGBT的芯片筛选及并联后的瞬态均流计算具有指导意义。     

一种快速检测IGBT元件自损坏的方法

本文对传动装置IGBT元件自损坏产生的后果、各种检测原理等内容进行了分析说明。重点介绍了一种快速检测IGBT元件自损坏的方法,该方法已在传动装置中得到实际应用。     

对辐射感应闭锁窗口现象的解释

中、大规模CMOS器件受到瞬态辐射时，出现了闭锁单窗口、多窗口现象。为了获得闭锁窗口的出现原因，借助对窗口现象的有关参考文献的研究，利用计算机电路模拟软件，分析了CMOS器件多个闭锁路径之间的相互作用。在此基础上，提出了解释窗口现象的“三径”闭锁模型。应指出的是，该闭锁模型还需要试验上的进一步验证与支持。     

应用虚拟仪器(VI)技术开发集成电电路闩锁测试系统

闩锁(latch-up)效应严重影响了CMOS集成电路的可靠性,如何对其进行快速有效地测试是很有必要的,本文主要介绍了代表了当今世界测试仪器技术发展方向的虚拟仪器技术(VI)及其在开发集成电路闩锁测试系统过程中的应用.