高精度低功耗Sigma-Delta调制器的设计

设计了一种应用于音频和传感领域的高精度低功耗的Sigma-Delta调制器。该调制器采用四阶单环一位的CRFF结构,通过开关电容型全差分电路的使用,减小了偶次谐波、衬底以及电源噪声,以及斩波技术的使用,降低了直流失调和低频噪声,达到了提高精度和降低功耗的目的。本设计采用Global foundries 0.18 μm CMOS工艺,电源电压为1.8 V,过采样率为128,采样时钟频率为5.12 MHz。仿真结果表明,该调制器信噪比达100.2 dB,整个调制器的功耗仅为380 μW。     

一种满摆幅输入的高精度Σ-Δ调制器设计

针对高精度 Σ-Δ 调制器因采用高阶或者级联结构而存在满摆幅输入条件下积分器容易过载以及电路复杂度较高的问题,利用Matlab设计了一种满摆幅输入的高精度 Σ-Δ 调制器。采用描述调制器时域模型的方法,使用代码自动综合出满足要求的调制器系数。该调制器电路采用Tower Jazz 0.18 μm CMOS工艺进行设计与仿真,结果表明,带宽内的信噪失真比达到105.5 dB,有效位数为17.2位,版图面积为0.4 mm2,在5 V电源电压下功耗为1.2 mW。该调制器可用于对任意输入信号幅度的低频微弱信号进行精确检测的传感器信号采集电路中。     

一种高精度音频Σ-Δ调制器的研究北大核心

介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器。该电路采用Chartered 0.5μm标准CMOS工艺实现,工作电源电压为5V,在工作频率为6.144MHz、过采样率为128时,输入带内信噪比可达107dB。     

天气雷达回扫充电调制器的应用分析

为了提高发射机输出脉冲幅度的稳定度,研制了平均功率约30kW的脉冲电源,采用回扫充电技术给线型调制器的脉冲形成网络充电。该电源充电、放电分时进行,可控制调制器连通以减小电源纹波影响调制器指标;采用IGBT作为充电开关。研究了临沂新一代天气雷达回扫充电调制器的工作原理和电路组成,最后还阐述了回扫充电电源中重要参数指标。     

一种用于CMOS图像传感器的高动态范围Sigma-Delta调制器

介绍了一种采用Tower 180 nm CMOS工艺设计的高动态范围Sigma-Delta调制器,该调制器用于CMOS图像传感器的高动态范围读出电路。分析了调制器动态范围的主要影响因素,采用基于Cascode反相器的自调零积分器,得到较大的积分器输出摆幅和积分增益。为了降低功耗,加入动态偏置型比较器,使该调制器具有高动态范围和低功耗的优势。加入瞬态噪声的调制器后仿真结果表明,在等效带宽16 kHz内,1.8 V电源电压和4 MHz的采样时钟下,调制器的动态范围为103 dB,功耗仅为356μW。该调制器满足CMOS图像传感器的高动态范围要求。     

标准数字工艺下16位精度低压低功耗ΣΔ模数调制器设计

针对输入信号频率在20 Hz～24 kHz范围的音频应用,该文采用标准数字工艺设计了一个1.2 V电源电压16位精度的低压低功耗ΣΔ模数调制器。在6 MHz采样频率下,该调制器信噪比为102.2 dB,整个电路功耗为2.46 mW。该调制器采用一种伪两级交互控制的双输入运算放大器构成各级积分器,在低电源电压情况下实现高摆率高增益要求的同时不会产生更多功耗。另外,采用高线性度、全互补MOS耗尽电容作为采样、积分电容使得整个电路可以采用标准数字工艺实现,从而提高电路的工艺兼容性、降低电路成本。与近期报道的低压低功耗ΣΔ模数调制器相比,该设计具有更高的品质因子FOM。     

应用于音频芯片的高精度ΣΔ调制器设计

低阶单比特量化ΣΔ调制器简单稳定且特别适用于音频领域的模数转换器。提出了一款应用于音频芯片的二阶单比特量化ΣΔ调制器,利用Simulink对调制器进行建模并确定调制器参数与电路子模块指标。该调制器电路采用CSMC0.35μmCMOS工艺实现,工作的电源电压为5V,采用全差分开关电容技术,功耗为12mW,核心面积为390μm×190μm。在采样频率为12MHz、输入信号频率为20kHz时,调制器精度达到16bit,测试结果验证了设计技术和建模方法。     

一种高精度音频Σ-Δ调制器的研究

简要介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器.该电路采用Chartered 0.5 μm标准CMOS工艺实现,工作电源电压为5 V,在工作频率为6.144 MHz、过采样率为128时,输入带内信噪比可达107 dB.     

一种前馈架构的Σ-Δ调制器设计

基于40 nm CMOS工艺,设计了一种前馈架构的3阶1位量化离散时间Σ-Δ调制器。该调制器的信号带宽为100 kHz,过采样比为128。为了适应低电压环境,输入端开关采用栅压自举结构以提升采样信号的线性度,运算放大器采用两级结构以增加输出摆幅。为了降低系统功耗,比较器采用动态结构实现。仿真结果表明,在1.2 V电源电压下,该调制器的最高信噪比为88.1 dB,功耗为1.5 mW。     

一种0.13μm-200MHz高速连续时间Sigma-Delta调制器设计

本文在SMIC 130 nm CMOS工艺条件下设计一种高速连续时间Sigma-Delta调制器.该调制器采用了单环3阶一位量化正反馈结构,在采样时钟为128 MHz和过采样率为32的条件下,通过spectre和Matlab仿真验证.该调制器达到了2 MHz的信号带宽和75 dB的动态范围,在1.2V电源电压下其总功耗为20mW.     

A 1-V 60-μW 85-dB dynamic range continuous-time third-order sigma-delta modulator

A 1-V third order one-bit continuous-time (CT) ΣΔ modulator is presented. Designed in the SMIC mixed-signal 0.13-μm CMOS process, the modulator utilizes active RC integrators to implement the loop filter. An efficient circuit design methodology for the CT ΣΔ modulator is proposed and verified. Low power dissipation is achieved through the use of two-stage class A/AB amplifiers. The presented modulator achieves 81.4-dB SNDR and 85-dBdynamic range in a 20-kHz bandwidth with an over sampling ratio of 128. The total power consumption of the modulator is only 60μW from a 1-V power supply and the prototype occupies an active area of 0.12 mm~2.     

2-1-1级联连续时间型ΣΔ调制器系统设计

高阶连续时间型ΣΔ调制器提供了一种有效的获得高分辨率、低功耗模数转换器的方法.提出了一种新型的2-1-1级联的连续时间型ΣΔ调制器结构.采用冲激不变法将离散时间型ΣΔ调制器变换为连续时间型ΣΔ调制器,利用Simulink对该调制器进行系统级建模和仿真,峰值信噪比达到105dB.分析了电路的非理想因素对调制器行为的影响,以获得90dB信噪比为目标确定了电路子模块指标.仿真结果表明,该结构能有效降低系统功耗,并验证了电路的可行性.     

Low‐Voltage Current‐Sensing CMOS Interface Circuit for Piezo‐Resistive Pressure Sensor

A new low‐voltage CMOS interface circuit with digital output for piezo‐resistive transducer is proposed. An input current sensing configuration is used to detect change in piezo‐resistance due to applied pressure and to allow low‐voltage circuit operation. A simple 1‐bit first‐order delta‐sigma modulator is used to produce an output digital bitstream. The proposed interface circuit is realized in a 0.35 µm CMOS technology and draws less than 200 µA from a single 1.5 V power supply voltage. Simulation results show that the circuit can achieve an equivalent output resolution of 9.67 bits with less than 0.23% non‐linearity error.     

A re-configurable MASH 2-2 bandpass DQEFM for multi-standard applications

The design, analysis and implementation of a multi-stage noise shaping (MASH) bandpass modulator that employs a differentially quantized error feedback modulator (DQEFM) structure is described. The re-configurability, reduction of power-hungry active blocks and reduced sensitivity to circuit non-idealities makes this proposed bandpass modulator a suitable candidate for a digital intermediate frequency receiver system. The mathematical analysis and simulation results indicate the resemblance of the proposed modulator with the conventional sigma-delta modulator. The circuit level simulations indicate the better performance of the proposed modulator in terms of hardware complexity and power. The proposed cascaded modulator when implemented using 45nm CMOS process attains a signal-to-noise plus distortion ratio of 81.4 dB for a bandwidth of 200 kHz (GSM) and 61 dB for a bandwidth of 5 MHz (WCDMA). The circuit level simulation of the proposed bandpass architecture indicates a power consumption of 3.7 mW and 6.9 mW for GSM and WCDMA modes with 1V supply.     

16-Bit三阶级联结构Sigma—Delta调制器的设计

设计一款可应用于压力传感器的高精度三阶2—1级联结构Sigma—delta调制器。MatlabSimulink建模仿真表明,信号带宽为500Hz,过采样率为128的情况下,该调制器信噪比高达119dB。通过对调制器非理想因数的分析,采用典型的0．35μm工艺整体实现该调制器,并用Spectre仿真,电路信噪比可达106．2dB,高于16住要求的98dB,整个调制器的功耗约为7mW。     

适用于包络跟踪的开关电源调制电路设计

包络跟踪技术已经成为提高功率放大器效率的重要研究方向,其中高效率、高功率开关电源调制器是研究重点.对实际的开关电源调制电路以及相应的参数进行了分析,提出了适用于包络跟踪技术的开关电源调制电路.利用Spice软件对设计的电路进行了电路仿真,利用Cadence软件进行了印制电路板(PCB)电路的设计.经过实际测试,该开关电源调制器的输出电压达到48 V,电流约为0.9A,整个功能模块效率接近96％.该开关电源调制电路不仅具有高效率高功率输出脉冲信号,还可以根据设计需求改变NMOS管型号,并设计出不同开关频率、不同功率输出的开关电源调制电路.     

An A/D interface based on ∑Δ modulator for thermal vacuum sensor ASICs

A new ∑Δ modulator architecture for thermal vacuum sensor ASICs is proposed.The micro-hotplate thermal vacuum sensor fabricated by surface-micromachining technology can detect the gas pressure from 1 to 105 Pa.The amplified differential output voltage signal of the sensor feeds to the ∑Δ modulator to be converted into digital domain.The presented ∑Δ modulator makes use of a feed-forward path to suppress the harmonic distortions and attain high linearity.Compared with other feed-forward architectures presented before,the circuit complexity,chip area and power dissipation of the proposed architecture are significantly decreased.The correlated double sampling technique is introduced in the 1st integrator to reduce the flicker noise.The measurement results demonstrate that the modulator achieves an SNDR of 79.7 dB and a DR of 80 dB over a bandwidth of 7.8 kHz at a sampling rate of 4 MHz.The circuit has been fabricated in a 0.5μm 2P3M standard CMOS technology.It occupies an area of 5 mm2 and dissipates9 mW from a single 3 V power supply.The performance of the modulator meets the requirements of the considered application.     

基于平衡式反射型调制器的反射功率对消器

基于模拟最小均方(analogue least mean square,ALMS)环路的反射功率对消器能够自适应地抑制载波干扰,故常应用于连续波雷达中。传统的反射功率对消器使用基于矢量调制器的独立馈通电路产生对消信号,对消电路复杂度高。提出一种改进的反射功率对消器,对消器使用一个平衡式反射型正交调制器产生对消信号,避免了独立馈通电路的使用,从而简化了电路结构。平衡式的正交调制器具有较好的I/Q平衡性,确保ALMS控制环路在较宽的频带内保持稳定。最终制作了工作在UHF 频段的对消器模块。测量结果显示,该模块对以915 MHz为中心频率、带宽60 MHz的线性调频干扰信号具有良好的自适应跟踪能力。在干扰功率+10 dBm 条件下,典型的等效输入噪声谱密度为-153 dBm/ Hz@100 kHz。