低功耗轨至轨CMOS运算放大器设计

设计了一个1.5 V低功耗轨至轨CMOS运算放大器。电路设计中为了使输入共模电压范围达到轨至轨性能,采用了NMOS管和PMOS管并联的互补差动对输入结构,并采用成比例的电流镜技术实现了输入级跨导的恒定。在中间增益级设计中,采用了适合在低压工作的低压宽摆幅共源共栅结构;在输出级设计时,为了提高效率,采用了简单的推挽共源级放大器作为输出级,使得输出电压摆幅基本上达到了轨至轨。当接100 pF电容负载和1 kΩ电阻负载时,运放的静态功耗只有290μW,直流开环增益约为76 dB,相位裕度约为69°,单位增益带宽约为1 MHz。     

一种轨至轨CMOS运算放大器的设计

采用华虹NEC0．35μml P2M工艺，设计了一种利用比例电流镜控制的恒跨导R2R输入级及AB类控制输出级的运放结构。仿真结果表明，在2．5V共模输入电压，10pF负载电容和1M负载电阻并联时取得了56dB开环电压增益，60°相位裕度和2．4MHz的单位增益带宽。     

180MHz增益带宽积轨至轨运算放大器

LTC6246、LTC6247和LTC6248运用一种节省功率的SiGe工艺,实现了180MHz增益带宽积和90V／us转换率,同时每放大器仅消耗1mA最大电源电流。其他特点：轨至轨输入和输出;     

一种输入输出轨到轨CMOS运算放大器的设计

随着电源电压的日益降低,信号幅度不断减小,在噪声保持不变的情况下,信噪比也会相应地减小。为了在低电源电压下获得高的信噪比,需提高信号幅度,而输入输出轨到轨运算放大器可获得与电源电压轨相当的信号幅度。中文在理论分析了输入输出轨到轨CMOS运算放大器主要架构优缺点后,给出了一种新的输入输出轨到轨CMOS运算放大器的设计,该电路在华润上华0.18 μm工艺平台上流片验证。测试结果表明,输入范围从0到电源电压,输出范围从50 mV到电源电压减去50 mV,实现了输入输出轨到轨的目标。     

一种低失调CMOS轨到轨运算放大器研究

基于CMOS工艺设计了一款轨到轨运算放大器,整体电路包括偏置电路、输入级、输出级以及ESD保护电路。电路中的输入级使用了一种全新的架构,通过一对耗尽型NMOS管作为输入管,实现轨到轨输入,同时在输入级采用了共源共栅结构,能够提供较高的共模输入范围和增益;在输出级,为了得到满摆幅输出而采用了AB类输出级;同时ESD保护电路采用传统的GGMOS电路,耐压大于2 kV。经过仿真后可知,电路的输入偏置电流为150 fA,在负载为100 kΩ的情况下,输出最高和最低电压可达距电源轨和地轨的20 mV范围内,当电源电压为5 V时能获得80 dB的CMRR和120 dB的增益,相位裕度约为50°,单位增益带宽约为1.5 MHz。     

一种宽带恒定跨导轨对轨运算放大器的设计

介绍了一种具有轨对轨输入功能的CMOS输入级电路。该电路克服了一般运算放大器只能工作在一定共模输入范围的输入级的缺陷，在各种共模输入电平下有着几乎恒定的跨导，使频率补偿更容易实现，且由于其工作原理与MOS晶体管的C—V解析关系无关，对制造工艺依赖性小，适用于深亚微米工艺。在此基础上，设计出了一种宽带的运算放大器，该运算放大器具有轨对轨输入、输出能力，可以作为常用模拟电路的基本单元模块。它没有严格的共模输入限制，跨导和整体性能稳定，适于为更大规模的数字／模拟混合信号系统提供行为级模型。     

一种低噪声轨对轨输入CMOS运算放大器的设计

提出一种新颖的运算放大器电路结构,该电路基于同沟道MOSFET轨对轨输入设计技术,采用弱反型动态阈值MOS(DTMOS)晶体管作为输入差动对同时获得了很好的噪声性能和轨对轨输入共模范围.这些性能的获得仅仅是以增加很小的电路复杂性为代价的,而且没有增加静态功耗.该电路采用0.18μm CMOS工艺设计,仿真结果表明,在1.8V的电源电压下提供78dB的直流开环增益和38kHz的-3dB带宽,输入参考噪声电压大约5.4nV/(Hz)～(1/2).整个输入共模范围内,跨导基本恒定,浮动误差小于5%.     

一种改进输入级结构的轨至轨运算放大器设计

基于0.18μm CMOS标准工艺设计了一种改进输入级结构的轨至轨运算放大器电路。该电路由输入级电路、共源共栅放大电路、共源输出电路及偏置电路组成。通过引入正反馈的MOS耦合对管将输入级电路改进为预放大电路,然后对其进行了详细分析,利用Cadence软件对电路进行仿真。仿真结果表明本文结构的低频直流开环增益可以达到80 dB,比相同参数下的普通结构高20 dB左右。相位裕度达到73o,共模输入电压范围满足全幅摆动,共模抑制比低频时可以达到107 dB。     

基于单差分对输入级的新型轨到轨运算放大器设计

本文基于CMOS工艺设计了一种新型的轨到轨集成运算放大器。对比分析传统轨到轨输入级设计的优劣,该运放选择采用单差分对输入级结构,使用耗尽型NMOS管作为输入对管,利用耗尽型NMOS管的体效应以及对输入级电路结构的优化,实现轨到轨输入,以AB类输出级结构实现轨到轨输出。经过Cadence仿真验证,工作在5 V单电源供电下,共模输入电压范围可以实现满轨0～5 V,增益高达141.1 dB,带宽1.7 MHz,相位裕度55.4°,具有较低的输入失调电压264μV、输入偏置电流9 pA。整体电路实现了近乎满轨的轨到轨的输出电压摆幅,达到轨到轨运算放大器的设计要求。     

NJU7029：CMOS双运算放大器

New Jqom Roclio公司推出低噪声CMOS双运算放大器NJU7029。NJU7029沿袭了低噪声CMOS单运算放大器NJU7009的技术特性,具有轨到轨输出,为双CMOS运算放大器。     

低功耗满幅恒跨导CMOS运算放大器设计

采用"最小电流选择技术"和前馈无截止型AB类输出结构,在Chartered 0.35μmCMOS工艺下设计了一种基于片上系统应用的低功耗、高增益恒跨导满幅运算放大器。基于Bsim3v3 Spice模型,用Hspice对整个电路进行仿真,工作电压为3V,直流开环增益125dB,相位裕量74.8°,单位增益带宽33.8MHz,静态功耗0.6mV,压摆率6V/μs,输入级跨导在共模输入电压范围内只有2.34%的变化,运放版图有效面积0.026mm2,与国内外文献介绍的满幅恒跨导电路相比,文中设计的运放有较好的性能。     

低电压满电源幅度CMOS运算放大器设计

回顾了在标准 CMOS工艺下 ,满幅度运放设计的各个发展阶段 ,结合笔者实际设计和测试的相关电路 ,较为详细地评述了它们的设计方法和各自的优缺点 ,着重阐述了低工作电压设计思想和如何做到输入级跨导的满幅度范围内恒定 ,使读者清楚了解该类运放的各自特点和发展趋势 ,为数模混合设计和系统级集成设计中采用何种运放结构提供了参考。在此基础上 ,提出了一种共模偏置电压具有严格的对称性能的新型满电源幅度运算放大器结构。     

一种恒跨导CMOS运算放大器的设计

设计了一种宽带轨对轨运算放大器,此运算放大器在3.3 V单电源下供电,采用电流镜和尾电流开关控制来实现输入级总跨导的恒定。为了能够处理宽的电平范围和得到足够的放大倍数,采用用折叠式共源共栅结构作为前级放大。输出级采用AB类控制的轨对轨输出。频率补偿采用了级联密勒补偿的方法。基于TSMC 2.5μm CMOS工艺,电路采用HSpice仿真,该运放可达到轨对轨的输入/输出电压范围。     

一种高电源抑制比CMOS运算放大器

解释了基本两级CMOS运算放大器电源抑制比(PSRR)低的原因;提出了只通过改变偏置结构来提高CMOS运算放大器PSRR的方法.采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,结果显示:通过改变偏置结构,运算放大器的PSRR在一个很宽的频率范围内比传统运算放大器可提高20 dB以上.     

低功耗CMOS集成运算放大器的研究与设计

基于0.35μm N阱硅栅CMOS标准工艺,设计了一个工作电压为±2.5 V的CMOS两级全差分运算放大器。通过采用密勒电容和调零电阻串联的补偿电路,有效地改善了电路的频率响应特性,提高了转换速度,使该两级运算放大器在获得较大输入共模范围和输出摆幅的同时,还获得了较高的增益及相位裕度,满足便携式电子产品的低功耗、高性能要求。Cadence SpectreBSIM3V3模型仿真结果表明,在10 GΩ负载电阻和1 pF负载电容并联的条件下,该两级运算放大器的功耗为3 mW,开环直流电压增益为73 dB,单位增益带宽达到90 MHz,相位裕度为47°。     

1.5V低功耗Rail-to-Rail CMOS运算放大器

基于2μm标准P阱CMOS工艺,实现了一种1.5V低功耗Rrail-to-Rail CMOS运算放大器.本运算放大器采用两对跨导器作rail-to-rail输入级,并运用电流折叠电路技术,将最低电源电压降到VT+3VDS.sat.运放同时采用一种适合于低电压要求的对称AB类推挽电路作rail-to-rail输出级,获得了高驱动能力和低谐波失真.芯片测试结果表明,在100pF负载电容和1K负载电阻并联条件下,运放的静态功耗只有270μW,开环电压增益,单位增益带宽和相位裕度分别达到了70dB,2.2MHz和60.     

Input/Output Rail-to-Rail CMOS Operational Amplifier with Shaped Common-Mode Response

This paper presents an input/output rail-to-rail class-AB CMOS operational amplifier with reduced variations in unity-gain frequency over the entire voltage range. The rail-to-rail amplifier input stage is based on two parallel-connected complementary differential pairs. Variations in the small-signal response are kept to a minimum by realizing an adequate shaping of the CM response of the input stage, while still reducing deviations in the total limiting current of the two input pairs with respect to traditional solutions. This is achieved independently of the g _m -I _D characteristic of the amplifier input devices and of any strict matching condition between the complementary input pairs. Experimental results from a 3-V 0.8-m CMOS test-chip are given.     

低压低功耗CMOS电流反馈运算放大器的设计

通过在输出级采用电阻反馈,以增强负载驱动能力,采用隔离补偿电容,以消除低频零点等方式,设计了一种性能较高的CMOS电流反馈运算放大器。在1.5 V电源电压下,当偏置电流为1μA,负载电容为80 pF时,采用BSM3 0.5μm CMOS工艺进行HSPICE仿真。结果表明,该电路结构达到了76 dB的开环增益、312 MHz单位增益带宽、62°相位裕度,139 dB共模抑制比,功耗仅为0.73 mW。