基于ADS的二十次倍频器的设计

阶跃恢复二极管常应用于单阶高次倍频器的设计中,利用阶跃恢复二极管的非线性特性设计了一个20次倍频器,输入频率100MHz,输出频率2GHz.倍频器的实际设计主要分为管脉冲发生器及谐振电路的设计和一个带宽为80MHz,通带为1.96GHz～2.04GHz的带通滤波器的设计.先通过理论计算得出初值再通过ADS软件仿真优化得出最终理想结果.     

110GHz 阻性平衡三倍频器设计

本文介绍了一种基于阻性肖特基二极管芯片UMS DBES105a 的110GHz 三倍频器,通过两个芯片反向并联形成 了平衡结构,同时提高了倍频器的功率承受能力。电路设计中使用二极管三维电磁模型,匹配设计时未设计专门的输入 过渡和滤波器,而是直接经行匹配设计,提供了更多的可优化参量,以达到最佳的匹配效果和带宽。经过HFSS 和ADS 联合仿真,在频率为31~44GHz,功率为20dBm 的驱动信号激励下,三倍频器输出频率大于7dBm,最大输出功率为 9.1dBm@105GHz。     

110GHz阻性平衡三倍频器设计

本文介绍了一种基于阻性肖特基二极管芯片UMS DBES105a的110GHz三倍频器,通过两个芯片反向并联形成了平衡结构,同时提高了倍频器的功率承受能力。电路设计中使用二极管三维电磁模型,匹配设计时未设计专门的输入过渡和滤波器,而是直接经行匹配设计,提供了更多的可优化参量,以达到最佳的匹配效果和带宽。经过HFSS和ADS联合仿真,在频率为31~44GHz,功率为20d Bm的驱动信号激励下,三倍频器输出频率大于7d Bm,最大输出功率为9.1d Bm@105GHz。     

一种36 GHz CMOS毫米波三倍频器

针对传统三倍频器输出功率和匹配性能差的问题,基于TSMC0.18μm CMOS工艺,提出一种用滤波器作为匹配电路的三倍频器.该三倍频器输出匹配性能好、功率损耗小,提高了三次谐波的输出功率.对晶体管静态特性进行分析,进一步提升输出功率.流片后的实测结果表明,在31.5～36 GHz输出频率范围内,输入功率为0 dBm时,...     

宽带毫米波四倍频器

对毫米波宽带四倍频器的设计方法并进行了理论分析及计算仿真。介绍了利用平衡式结构对奇次谐波进行抑制,从而实现宽带偶次倍频的原理,提出了选择肖特基二极管的原则。利用HFSS仿真和优化电路结构,采用微带线鳍线结构实现了宽频带的毫米波二倍频器。在此基础上,采用两级倍频的方式实现了宽带毫米波四倍频器。设计的Ka波段毫米波四倍频器输入频率6.625～10 GHz,输入功率为10 dBm时,在26.5～40 GHz频率范围内,输出功率大于10 dBm,对三次和五次谐波的抑制大于20 dBc。     

GaAs pHEMT工艺6～18GHz有源倍频器MMIC

基于GaAs pHEMT工艺,设计了一个6～18 GHz宽带有源倍频器MM IC,最终实现了较高的转换增益和谐波抑制特性。芯片内部集成了输入匹配、有源巴伦、对管倍频器和输出功率放大器等电路。外加3.5 V电源电压下的静态电流为80 mA;输入功率为6 dBm时,6～18 GHz输出带宽内的转换增益为6 dB;基波和三次谐波抑制30 dBc。当输出频率为12 GHz时,100 kHz频偏下的单边带相位噪声为-143 dBc/Hz。芯片面积为1 mm×1.5 mm。     

阶跃恢复二极管倍频器的设计

阶跃恢复二极管常用于单阶高次的倍频器设计,我们将讨论如何利用阶跃恢复二极管的强非线性特征,设计一个微波倍频器。倍频器的设计要求是输入频率为100MHz,能够宽带输出1～3GHz的信号,同时能够输出2GHz的点频信号。首先将使用软件HSpice仿真和设计一个梳状发生器,然后使用软件ADS(Advanceddesignsystem)仿真和设计一个其带宽为100MHz,通带为1．95GHz～2．05GHz的带通滤波器。     

W波段三倍频器的设计与仿真

分析了平衡倍频器的工作原理和结构,并使用商用肖特基势垒二极管DBES105a设计一个W波段宽带三倍频器。电路采用微带线制作,并安装在波导中。倍频器电路的波导微带过渡结构、低通滤波器和匹配枝节均使用电磁场分析软件HFSS仿真。最后在ADS中利用谐波平衡法对倍频器电路进行优化。仿真结果表明,当输入功率为20 dBm时,在80 GHz～100 GHz范围内,输出功率十分平稳,约为5 dBm。     

基于肖特基二极管的太赫兹二倍频器设计

固态倍频器是太赫兹源应用中的关键器件,如何利用非线性器件提高太赫兹倍频器件的效率是设计太赫兹固态电路的关键。本文介绍了利用肖特基二极管非线性特性设计固态太赫兹二倍频器的2种方法,即采用直接阻抗匹配和传输模式匹配设计了2种不同拓扑结构的170 GHz二倍频器,针对设计的结构模型,分别进行三维有限元电磁仿真和非线性谐波平衡仿真。仿真结果表明,在17 dBm输入功率的驱动下,倍频器在160 GHz~180 GHz输出频率范围内,倍频效率在15%左右,输出功率大于7 mW。最后对2种方法设计的倍频器结构进行了简单对比和分析,为今后太赫兹倍频研究和设计提供仿真方法。     

超宽带微波倍频器

文章介绍一种实用的超宽带微波倍频器。它利用四只变容管构成桥路,从电路原理上实现对奇次谐波的抑制,并利用输入输出巴伦的宽带匹配性能,实现二次宽带倍频。倍频带宽可达一个倍频程以上(输入频率为2～9GHz,输出频率为4～18GHz)。并给出了理论分析和实验结果。     

High-efficiency Q-to-W-band MIC frequency doubler

Integrated-circuit phase-lock oscillators are extremely difficult to develop above 60 GHz because of circuit losses. A viable alternative is to use a frequency doubler. A Q-to-W-band (40 to 80 GHz) frequency doubler has been developed using integrated-circuit suspended stripline. A conversion loss of less than 6.5 dB has been achieved with the output frequency at 80 GHz. This high efficiency was obtained by an innovative input and output matching circuit design. The advantages over a waveguide doubler include large reductions in size, weight and cost.     

基于肖特基变容二极管的0.17 THz 二倍频器研制

研制了一种基于肖特基变容二极管的0.17 THz 二倍频器, 该器件为0.34 THz 无线通信系统收发前端提供了低相噪、低杂散的本振信号.倍频器结构基于波导腔体石英基片微带电路实现, 其核心器件是多结正向并联的肖特基变容二极管.文中采用结参数模型和三维电磁模型相结合的方式对二极管进行建模, 通过两种电路匹配方式实现了0.17 THz 二倍频器的最优化设计, 最终完成器件的加工及测试.测试结果表明, 在输入80~86 GHz, 20 dBm 的驱动信号下, 倍频器的最大输出功率达12.21 mW, 倍频效率11%, 输出频点为163 GHz;当前端输入功率达到饱和状态时, 该频点输出功率可达21.41 mW.     

Q频段变容二极管二倍频器设计

采用商用变容二极管MA46H146设计了一款Q频段串联单管二倍频器。通过拟合该变容二极管的电容-电压曲线以补充该二极管技术资料中不完整的模型参数。针对宽带倍频的设计目的,该变容二极管的输入匹配网络采用高低阻抗线低通滤波器与相移传输线实现,输出匹配网络由低插入损耗带通滤波器及相移传输线实现。测试结果与仿真结果吻合,该二倍频器在输入功率为14.5dBm,变容管偏置电压1.2 V时,43～49GHz频段内倍频效率大于12.6%,最高效率34.7%。     

A 1.8-V operation 5-GHz-band CMOS frequency doubler using current-reuse circuit design technique

This paper describes the circuit design and measurement results of a new CMOS frequency doubler proposed for 5-GHz-band wireless applications. The doubler, which can operate at 1.8 V, was fabricated in a standard 0.18-/spl mu/m bulk CMOS technology which has no extra processing steps to enhance RF performance. A current-reuse circuit-design technique is successfully incorporated into the doubler so as to realize both on-chip input/output matching and adequate conversion gain with low input power drive despite the utilization of the standard bulk CMOS technology. The doubler with a single input/output interface features a bypass resistor placed between common ground and a source node of the second stage FET in the current-reuse topology, thereby improving both input power level and conversion gain while saving waste current. Measurement results under the condition of 5.2 GHz and 1.8 V reveal the following good performance: a 2.7-dB maximum conversion gain, a 0.3-dBm high output power, and a 9-mA low current dissipation are achieved with a 2.6-GHz, -3-dBm input power. With a 7-mA low current dissipation and a -7-dBm low input power, the doubler can deliver conversion gain as high as 0 dB. These measurement results are good agreement with the simulated ones.     

340 GHz GaN大功率固态倍频链

随着太赫兹技术的应用和发展,对大功率太赫兹固态源的需求愈加迫切。文中基于GaN肖特基二极管(SBD)工艺设计并制造了具有高功率输出的170 GHz和340 GHz太赫兹倍频器,实现了340 GHz大功率太赫兹固态倍频链。采用多管芯GaN SBD提高器件功率承载能力,综合开展电路优化设计提升倍频性能,通过仿真研究和实验测试,验证了倍频器设计的有效性和先进性。170 GHz倍频器的实测峰值输出功率达到580 mW,倍频效率为14.5%。340 GHz倍频器的实测峰值输出功率为66 mW,倍频效率为12.5%。该太赫兹固态倍频链性能优良,在太赫兹系统中具有重要的应用价值。     

150 GHz大功率二倍频器

基于六阳极结反向串联型砷化镓平面肖特基容性二极管,采用平衡式二倍频器结构,成功研制出一种大功率150 GHz二倍频器。使用三维电磁场与非线性谐波平衡联合仿真方法,提高了仿真结果和实际的吻合度,并根据设计结果完成倍频器的加工、装配和测试。倍频器在输出频率为146~158 GHz下的倍频效率达到7%以上;在输出频率为154 GHz时,倍频效率达到12%,输出功率达到71 mW。     

A minaturized broad-band MMIC frequency doubler

A miniaturized broadband balanced MMIC (monolithic microwave integrated circuit) frequency double, composed of a common-gate FET and a common-source FET directly connected to each drain electrode, has been proposed and demonstrated. The doubler is designed and fabricated as a miniaturized function module using a conventional two-gate FET configuration, active trapping, and active impedance matching. The doubler design has been performed through phase error estimation, gate width optimization, and gate-source voltage optimization. The phase error estimation in a nonlinear condition has eliminated phase error compensation circuits. The fabricated chip size is only 0.5 mm×0.5 mm, which is about 1/10 the area of previously reported doublers. A conversion loss of 8-10 dB, a fundamental frequency suppression better than 17 dB, and an input return loss better than 8 dB are obtained in the output frequency range from 6 to 16 GHz. The broadband doubler as a miniaturized MMIC function module can be applicable to small-size oscillator MMICs and multifunction MMICs     

High-Output, Single- and Dual-Diode, Millimeter-Wave Frequency Doublers

A balanced, dual-diode varactor frequency doubler for 85-116 GHz is described and its performance compared to that of a single-diode device. The balanced doubler can provide a minimum of 18 mW between 85 and 116 GHz for 190-mW maximum safe input power, while the single-diode doubler using the same diode-type exhibits a minimum output power of 10 mW over the same frequency range for a maximum safe input power of 90 mW. An improved single-diode design using a higher break-down voltage diode has achieved a minimum output power of 18 mW between 97 and 116 GHz for a maximum safe input power of 150 mW. These devices have been used in cascade with a frequency tripler to implement a 6X multiplier chain to 310-350 GHz with a minimum output power in this submillimeter band of 0.6 mW.