共查询到16条相似文献,搜索用时 93 毫秒
1.
2.
提出一种在启动电路中使用比较器配置的带隙基准电压源,解决了带隙基准电压源由于使用双极型晶体管而存在的潜在启动失败问题.该带隙基准电压源通过启动电路的比较器来正确判断启动和关闭点以保证电路启动到理想的工作点,并在电路启动后正常关闭启动电路以缩减功耗消耗,同时避免了其它启动电路存在的问题:引起电路抖动或者求助一些系统中很少使用的上电复位信号等.该带隙电压基准电路提供0.9V的带隙基准电压时,可以工作的电压范围和温度范围分别是1.2V~3.6V和-40~110℃,而且该输出电压在给定的电压和温度范围内仅有5%的变化. 相似文献
3.
为了防止芯片过热,提高芯片可靠性和稳定性,采用0.5μm CMOS工艺,设计了一种具有迟滞比较器的过热保护电路。由于采用了折叠式运放,使得比较器输入范围更大,灵敏度和迟滞性能更好。利用Cadence Spectre仿真工具对电路进行了仿真,结果表明电源电压为4.5~7 V时,过温保护阈值变化量极小,表现出输出信号对电源的良好抑制。当温度超过130℃时,输出信号翻转,芯片停止工作;温度降低至90℃时,芯片恢复工作。此电路可以通过调整特定管子的尺寸而控制两个阈值电压的大小,从而避免热振荡的发生。 相似文献
4.
文中设计了一种适用于DC—DC转换器的带隙基准电压源,在0.18μm的SIMC工艺下,采用Cadence Spectre对电路进行仿真分析。结果表明,在5 V的电源电压下,基准输出电压为1.214 V,在-40~+85℃范围内,基准电压的温度系数为2.46×10-6/℃。 相似文献
5.
6.
设计了一种应用于集成稳压器的高精度带隙基准电压源电路。采用共源共栅电流镜结构以及精度调节技术,有效提高了电压基准的温度稳定性和输出电压精度。经Hynix 0.5μm CMOS工艺仿真验证表明,在25℃时,温度系数几乎为零,基准电压随电源电压变化小于0.1 mV;在-40~125℃温度变化范围内,基准电压变化最大4.8 mV,满足设计指标要求。 相似文献
7.
基于标准N阱CMOS工艺设计了一种带隙基准电压产生及输出驱动转换电路。该电路采用0.6μmCSMC-HJN阱CMOS工艺验证,HSPICE模拟仿真结果表明电路输出基准电压为1.25V左右;在–55℃~125℃温度范围内的典型工艺参数条件下,电路温度系数仅为7×10-6/℃;电源电压范围为4V ̄6V,在产生标称1.25V基准电压的同时,可以为负载提供1mA ̄2mA的电流驱动能力。 相似文献
8.
9.
10.
基于CSMC 0.5 μm BCD工艺,设计了一种具有高电源抑制比的带隙基准电路。此电路可以在较宽电源电压(4~36 V)范围内实现较小的温度系数变化,-40 ℃~125 ℃范围内的温度系数为8.93×10-6/℃~9.02×10-6/℃。通过将基准参考点设置于负反馈环路中,能够有效地提高基准电路的电源抑制性能。当电源电压为4~36 V时,电源抑制比分别为-132~-98 dB@dc,-54.7~-55.5 dB@1 MHz,线性调整率为0.009%/V,满足DC-DC转换器的应用需求。 相似文献
11.
12.
一种自适应迟滞性比较器的设计 总被引:4,自引:0,他引:4
设计了一种由滤波器和迟滞比较器构成的传输频率信号电路。设计使用滤波器将输入信号改变适当的相位作为迟滞比较器标准端的信号,而原信号输入比较器的另一端。那么由于迟滞比较器标准端的电压同时随输入信号改变。电路对不同的信号有一定的适应能力。即对不同的输入信号,不需要另外确定标准端的电压。简化了电路,提高了可靠性。同时滤波器的加入使电路同时获得频率选择的能力。仿真证明了电路的可行性。 相似文献
13.
提出了一种新颖的基于双极工艺的迟滞比较器,该电路在保持了传统电路的高共模输入电平和低功耗的优点的同时,在电路结构上比传统的电路节省了一级射随器。此外,为了保证该迟滞比较器中两级运算放大器的稳定性还进行了频率补偿的研究,并对该电路的稳定性进行了仿真,其仿真结果保证了60°的相位裕度。该迟滞比较器的电路使用华润上华1μm双极晶体管工艺实现,芯片测试结果表明,其上阈值点为7.4 V,下阈值点为6.92 V,迟滞电压约为0.48 V,输出高电平约为0.76 V,电路工作稳定。 相似文献
14.
Methods that increase the speed of digital detection comparators can also produce hysteresis, wherein the effective threshold in a given signaling interval is influenced by the previous output. If the comparator is fed by a peak-limited IF detector output followed by a detection filter with unity dc gain, the hysteresis can be a significant fraction of the peak comparator input. This concise paper derives the detection filter impulse response for which the resulting eye-opening-to-rms-noise ratio is maximized. The impulse response is taken to be either unconstrained in time or confined to a signaling interval (as in filter-and-dump detection). The results for each case are applied to 2- and 4-level coherent phase shift keying (CPSK). Expressions are obtained for the maximized eye-opening-to-rms-noise ratio as a function of comparator hysteresis and phase modulation pulse shape. These expressions are normalized to represent the excess in required power above the theoretical minimum, and graphical results are given. They show the suboptimality of filter-and-dump detection when hysteresis is high, the insensitivity of performance to hysteresis when unconstrained optimal filters are used, and the relative effects of phase modulation pulse shape on required power. 相似文献
15.
讨论了一种基于前导零的WFQ权重比较电路的设计,主要描述了逻辑电路的设计方法、仿真和综合等.和传统的设计方法相比,基于前导零方法的设计不仅具有速度的优势,而且在电路的硬件资源消耗方面也具有较好的表现. 相似文献
16.
Luca Bruno 《电子设计技术》2010,17(6):66-66
正正反馈是围绕比较器来分配滞后作用的典型方法,前提是比较器的输出与非逆变输入之间具有电阻路径。正反馈形成两个具有(或呈现)固定值的阈值电压。另外,它们还取决于比较器输出级的饱 相似文献