基于FPGA的高斯白噪声信道模拟器设计

信道模拟器在无线和水声通信领域中的应用具有非常重要的意义。对信道模拟器进行不同程序的配置,在物理上可以直接模拟不同环境下信号的传播过程。本文对高斯白噪声的理论进行了推导,给出其产生的方法和步骤,在此基础上设计出基于FPGA的信号处理流程。通过对不同SNR条件下输出信号的对比,验证了该方法的可行性。     

基于FPGA的高斯白噪声发生器设计

高斯白噪声发生器用于雷达系统和通信信道的测试,采用现场可编程门阵列（FPGA）实现噪声发生器的设计,在Altera公司的QuartusⅡ软件环境下,进行模块化设计方案,将FPGA实现的功能分为m序列产生模块、FIR数字滤波器模块、DDS模块和合成模块四个主要功能性模块,详细分析了m序列发生算法、FIR滤波算法和DDS算法。应用VHDL语言实现模块功能性设计。该系统采用CycloneⅡ芯片EP2C8N,输出噪声带宽可调,计算量小,可重复性好。     

基于FPGA的参数可调高斯白噪声发生器的设计

提出了一种基于FPGA的参数可调高斯白噪声发生器,给出了设计的总体方案、算法实现和设计要点.上位机可以通过通用异步收发接口进行实时参数配置和系统误码率统计.实测数据表明该方法可以满足实际通信系统的误码率测试.     

高精度数字式高斯白噪声发生器的FPGA实现

高斯随机白噪声是一种常用的信号形式,在信号分析和信号处理中具有重要价值.文中介绍了一种基于混沌映射法的高精度数字式高斯白噪声发生器的设计方案,它改进了传统的蒙特卡洛方法,利用映射函数方法实现均匀分布噪声到高斯分布噪声的快速转换,最大限度地降低运算量,是一种较理想的噪声信号产生方法.该噪声发生器可以快速产生周期长、性能稳定、噪声统计特性好的高斯宽带白噪声,具有很大的实用价值.文中给出了原理分析、系统设计及实际应用结果.     

用CPLD实现安全可靠的FPGA加密设计

基于SRAM（静态随机存储器）工艺的FPGA即现场可编程门阵列（Field Programmable Gate Array）,每次上电时都需要重新配置.为了防止上电时数据流被非法克隆,CPLD和FPGA内都有一个相同的伪随机码发生器,可以利用CPLD产生伪随机码来加密FPGA.上电配置完时,FPGA处于等待状态,且不能正常工作,此时两个伪随机序列握手比较,相同时,使FPGA工作,否则停止工作.通过对Gollman算法的研究,能达到很好的加密效果,保证了开发者的知识产权不受侵害,在现代电子、通讯等领域得到了广泛的应用.     

产生高斯白噪声的研究与实现

提出了一种新的产生高斯白噪声的方法,此方法是用一个m序列通过低通滤波器后实现的,与传统方法相比,实现相对简单.并利用Matlab对此方法进行仿真,得到与理论分析一致的结果.     

基于FPGA/CPLD的雷达模拟信号源设计的实现

雷达系统的机内自检与测试(BIT)是现代雷达设计中不可缺少的一项功能,雷达模拟信号源是雷达自检与测试系统的重要组成部分.介绍了一种雷达模拟信号源设计,它采用Altera公司的可编程逻辑器件EPF10K50EQC240及MAX PLUS Ⅱ开发系统来实现,从而可以简化电路设计,减小设备体积,并使设备的可靠性和设计的灵活性得到大大提高.     

基于TCP/IP的CPLD/FPGA远程配置实现

针对远程CPLD(复杂可编程逻辑器件)/FPGA(现场可编程门阵列)的新型配置需求,给出了基于TCP/IP远程配置的模型以及解决远程配置问题的算法,并应用VB语言实现了算法,经实际TCP/IP网络环境下运行验证,证明了算法的正确性和有效性.     

FPGA/CPLD可编程逻辑器件的发展前景

1　引言可编程器件即部分功能可由软件程序更改的器件 ,主要有Ｘｉｌｉｎｘ公司的ＦＰＧＡ器件系列和Ａｌｔｅｒａ公司的ＣＰＬＤ器件系列 ,它们开发较早 ,占用了较大的ＰＬＤ市场。随着数字逻辑系统功能复杂化的需求 ,集成电路本身在不断地进行更新换代。 10年前 ,其规模为每平方英寸 1万个门电路 ;现在已达到平均每平方英寸10 0万个门电路 ,因而出现了现场可编程逻辑器件(ＦＰＬＤ) ,其中应用最广泛的当属现场可编程门阵列(ＦＰＧＡ)和复杂可编程逻辑器件 (ＣＰＬＤ)。这里的ＦＰ ＧＡ/ＣＰＬＤ实际上就是一个子系统部件 ,这种芯片受到世…     

一种零中频高斯白噪声添加装置的FPGA实现

提出了一种基于FPGA实现的高斯白噪声添加装置的算法和实现结构。利用易于硬件实现的矩阵变换和异或运算产生均匀分布随机数,然后根据Box-Muller方法使用查找表法将产生的均匀随机数转换为高斯分布随机数,最后使用自动搜索逼近算法实现对目标信号不同信噪比噪声的添加。仿真和实测结果表明,该装置可用于对无线通信信号进行高斯白噪声的添加。     

三种高斯随机序列的FPGA实现分析

对目前常用的产生高斯随机序列的方法进行了总结，在StratixⅢ系列的芯片EP3SE260F1152C3上进行了仿真验证，并且分别利用软件SPSS和QuartusⅡV7．1对三种方法所产生的高斯序列进行了正态性检验和资源消耗的对比。最后从工程实用的角度出发，分别对这三种方法进行了分析比较，对于在工程上实现高斯随机序列具有一定的参考意义。     

基于FPGA实时可配置的高斯白噪声发生器

介绍了一种基于FPGA的数字式高斯噪声发生器的算法、结构和实现．主控计算机可以通过该噪声发生器内建的异步串行接口对生成噪声的各项参数进行实时配置。整个噪声发生器由VHDL语言编写，便于修改升级，可以作为一个功能模块，嵌入其他系统中使用。     

高斯白噪情形下的信噪比测量

在通信系统中,信噪比的测量在业务QoS的配置中,有着举足轻重的地位。信噪比测量的准确性,将直接影响系统的吞吐量。绝大多数系统都可以转化为高斯白噪情形下的信噪比测量。本文考虑了该情形下的通常工程方法,给出了与仿真结果完全吻合的理论闭合表达式,并得出了理论极限。     

基于FPGA的无线信道模拟器设计

为了缩短研发周期,需要在实验室模拟出无线信道的各种传播特性,无线信道模拟器设计必不可少。采用基于频率选择性信道Jakes仿真器模型,使用Xilinx公司的Virtex-2p模拟实现了频率选择性衰落信道,最后将数据通过串口上传到Matlab分析信道的统计特性。