视频DSP芯片XY-VDSP中移位功能的实现

利用传输门实现了 32位桶式移位寄存器 ,其具体功能包括算术右移 ,逻辑左移 ,逻辑右移和循环右移。从而较好地实现了视频DSP芯片XY -VDSP中的移位功能     

FPGA设计中接口电路模块的研究

文中介绍了FPGA内部功能模块划分及FPGA与外围器件接口电路的设计要求与处理方法,分析了FPGA接口电路设计中的三态门、锁存器、滤波器、移位寄存器、FIFO、时钟恢复等基本元素的功能与设计要求,并给出了接口电路中部分基本元素和输入接口、输出接口、双向接口电路的实现方案。     

m序列发生器的设计与实现

伪随机码越来越受到人们的重视,被广泛应用于导弹、卫星、飞船轨道测量和跟踪、雷达、导航、移动通信、保密通信和通信系统性能的测量以及数字信息处理系统中。m序列是伪随机码中,带线性反馈移位寄存器的周期最长的一种基本序列。本文首先分析m序列的基本原理、结构、性质,然后实现了13位m序列的硬件电路设计和MATLAB、FPGA及SystemView软件仿真等,最后分析测试结果并提出设计想法。     

一种基于混沌系统的快速序列密码算法

提出一种基于混沌系统和非线性移位寄存器的快速序列密码算法.该算法利用混沌序列初始化非线性移位寄存器（NFSR）和构造非线性移位寄存器的更新函数,非线性移位寄存器每循环一次输出32 bit密钥流.在NFSR的更新函数中,每输出216bit密钥流混沌Sk（.）盒动态更新一次,也就是混沌系统迭代512次可以连续输出216bit密钥流.对输出的密钥流性能进行数值分析和实验,并对算法的安全性进行分析.结果表明：用该方法可以得到独立、均匀和长周期的密钥流序列,同时可以有效地克服混沌序列在有限精度实现时出现短周期和NLFSR每循环1次输出1 bit密钥流的低效率问题.     

基于分解的QC-BIBD-LDPC码

在分析Bose平衡不完全区组设计的基础上,对其关联矩阵进行列分解,给出了准循环低密度校验码的一种仿真实现。仿真结果表明,利用此种方法构造的LDPC码具有性能接近随机构造的最优LDPC码,并且编码简单,只需用反馈移位寄存器以线性的复杂度实现。     

抗单粒子翻转的高可靠移位寄存器设计

为了提高传统移位寄存器的可靠性和耐辐射性,提出抗单粒子翻转(SEU)的高可靠移位寄存器.该设计基于TSMC 0.18μm 1.8V1P5M工艺,利用双边复位、位线分离和三模冗余技术,设计双边上电复位(POR)和SEU加固双互锁存储单元(DICE)结构.从原理图和版图两个层面,对传统移位寄存器结构进行全面SEU加固.为了模拟单粒子效应,在电路敏感节点注入不同线性能量传输(LET)的瞬态电流脉冲,利用Spectre仿真器及BSIM3v3物理模型,结合瞬态电路分析理论,对所设计的移位寄存器进行抗单粒子翻转性能仿真验证.仿真结果表明,提出的双边复位POR和SEU加固DICE电路在LET为100MeV·cm2/mg时不发生翻转.与传统的移位寄存器相比,设计的移位寄存器的抗单粒子翻转能力有显著的提高,具备高可靠性和辐射耐受性,可以用于航天领域的CMOS芯片设计.     

基于FPGA的一维DCT算法设计与实现

介绍了一种8点一维DCT的优化算法,并在FPGA上进行设计实现.通过采用流水线设计、移位相加乘法器等措施,有效地减小了FPGA的资源占用量,提高了运算速度.并在MaxPlus Ⅱ软件上进行了仿真和性能分析,验证了该设计的有效性和正确性.     

可变长移位寄存器在高速数据采集中的应用与FPGA实现

为改善高速数据采集系统的信噪比(SNR)和死区时间(dead-time),提出了一种将可变长度移位寄存器应用于高速数据采集系统的方案,给出了其FPGA的实现方法。仿真结果表明,该方案既提高了高速数据采集系统的信噪比又减小了系统的死区时间。     

数字移相式信号发生器

数字移相式信号发生器以单片机和FPGA为核心,用单片机来实现频率、相位的预置和步进,并完成正弦信号的频率和相位差显示。由于在设计中采用直接数字频率合成(DDS)技术,并用FPGA有效地扩展了输出波形的频率范围,实现了输出两路高精度相位差的正弦信号,使该系统性能稳定可靠。     

面向科学计算程序的向量化

针对FPGA实现指数运算时,CORDIC方法计算范围小而多项式逼近需要较多乘法器的问题,设计了一种基于组合-移位的指数运算FPGA实现方法。通过对查找表中元素的线性组合逼近自变量,将其映射为对应指数函数值的相乘(加减移位),实现准确的指数运算。仿真结果表明,该指数运算的FPGA实现方法以较少的资源占用保证了指数运算的精度和速度,取得了良好的实现效果。     

利用 FPGA 实现与 PCI 总线接口的数据通信

目的　研究利用FPGA实现与PCI接口芯片之间数据交换接口电路的设计.方法分析PCI协议及AMCC公司的PCI接口芯片S5933,利用VHDL语言设计接口电路,并利用EDA软件和FPGA实现.结果　提出一种利用FPGA与S5933进行数据通信的方案及具体实现.结论　利用FPGA可以实现与PCI接口芯片进行数据通讯,解决了设计PCI设备所遇到的难题.     

VSP中的变字长解码器设计研究

提出了视频信号处理器中的变长解码器核设计．采用基于PLA的并行算法,在PLA中存储了以编码码字为输入,码值和码长为输出的各个变长码真值表．用从PLA中查出的码长来控制桶形移位器的位移,实现每个周期解出一个码字．VLD采用了数据驱动原理,并在任务分配方面进行了调整,以适应VSP进行任务流水的总体要求．     

基于EAPR的动态部分可重构系统研究及实现

该文采用最新的基于EAPR的动态部分重构的方法,利用IP核构建片上系统的思想,设计出PowerPC405加FPGA的硬件平台设计可重构系统,FPGA采用CompactFlash配置方式,由硬核处理器PPC405控制内部配置访问接口实现动态部分可重构.该设计实现了硬件资源的时分复用,提高了FPGA的利用率,缩短了重配置时...     

基于FPGA的异步串行通讯

以ARM为控制核心,FPGA为协处理器的智能控制装置中,设计了一种基于FPGA与ARM7的双字节异步串行通讯的软硬件接口。在FPGA内部集成专用的UART模块,实现FPGA与ARM之间的通讯。采用有限状态机设计UART波特率发生器、接收器和发送器模块,并集成了奇偶校验功能。给出了FPGA与ARM连接的电路图、UART顶层模块的电路图及其在ModelSim软件上的仿真结果。经过反复试验证明,该电路简单、可靠。     

一种易工程实现的数字接收系统定时同步算法

为解决数字接收系统的定时同步问题,提出了一种易于FPGA实现的数字接收系统定时同步算法。该算法通过计算时域基带过采样信号的瞬时功率,可以快速确定瞬时功率最大值所对应的样点,该样点即为最佳采样点。最后,以QPSK信号为例,在FPGA平台上对算法进行了实现,实现结果证明了该算法的有效性。该算法直接在时域进行,具有速度快、易于FPGA实现等优点,亦可用于对其他数字信号进行定时同步。     

采用微波移相网络实现PSK调制的新技术

提出了一种采用数字微波移相系统实现相移键控(PSK)的技术,用现场可编程门阵列(FPGA)控制下的微波移相器对射频载波进行移相的方法实现PSK调制．新设计可以实现2,8,16,32,64进制的PSK调制．该技术应用于天线阵系统时能够采用同一个调相网络同时实现PSK调制和波束合成．采用新技术制作的无线发射系统的实测表明,该系统的移相误差小于1.2°,误码率低于10^-5,达到了常见的正交调制PSK实现技术的误码水平．新设计不需要常见的正交调制PSK实现技术必需的正交调制器和混频器,简化了系统,降低了成本．     

基于Hilbert移相器和准同步算法的无功功率测量

为了准确测量电网中谐波(非正弦电路)的无功功率,文中介绍了由2对IIR型Hilbert移相器和准同步算法相结合的方法来提高测量的精度。其中,Hilbert移相器解决了传统无功算法无法测量电网谐波无功功率的问题;采用准同步算法可以保证电网频率波动下的测量精度。最后实验结果证明,此算法容易在FPGA芯片中具体实现,测量误差小于0.05%,适合用于对电网的无功功率测量。     

多通道同步串行数据采集系统的设计

提供了基于PCI总线的多通道同步串行数据采集系统的硬件实现方案,分析了整个系统的结构,详细描述了FPGA内部硬件资源的划分和使用VHDL语言实现DMA传输数据的方法和源代码。     

基于DSP＆FPGA的DS／SS伪码快捕系统研究

为了探讨PN码的快速捕获问题,依据直接扩频系统中并/串结合的伪随机码快速捕获工作原理,对系统的检测概率和虚警概率作了分析,提出了一种基于DSP&FPGA的并/串结合的伪随机码快速捕获的数字化实现方案。该方案充分利用了FPGA器件的快速性和DSP芯片灵活性特点,与目前通信设备向数字化,智能化,软件化方向发展的趋势相一致,为快速捕获的数字化实现提出了新的思路。     

基于多相滤波的宽带数字化接收机技术

提出了一种多相滤波的宽带数字化接收机的设计技术;讨论了多相滤波的基本原理、设计及FPGA实现,给出了多相滤波的中频数字化接收机的实现方案。计算机仿真结果和现场可编程门阵列仿真结果表明,多相滤波的中频数字化接收机设计方法是可行的,并还可灵活地实现现有专用芯片很难实现的宽带接收技术。