一种改进的多元LDPC译码算法

为解决多进制LDPC码基于FFT-BP译码算法不利于硬件实现的问题,提出了一种改进算法:利用对数运算,将乘法运算变换成对数域上的加法运算,从而降低复杂度,便于硬件实现。对该算法在高斯白噪声信道,基于GF(4)有限域、码率0.5的规则LDPC码(486,972)进行了仿真分析。结果显示:改进的FFT-BP译码算法相对传统的FFT-BP译码算法,在误码性能上损失极小(当误码率10-4时,信噪比损失大约0.07dB)情况下,能够使译码算法硬件复杂度得到较大的改善。     

改进的LDPC码译码算法

通过将串行置信度传播机制与归一化BP_Based译码算法相结合,构造出一种改进的LDPC码译码算法。该算法按照校验节点的一定顺序进行置信度传播,改善了置信度传播的收敛特性;同时应用归一化BP_Based算法的置信度更新计算法则,有效降低了译码复杂度,适合硬件实现。在AWGN信道下进行性能仿真。仿真结果表明,本文构造的串行归一化BP_Based算法的译码收敛速度明显快于常用LDPC码译码算法的收敛速度,可以显著提高译码性能。     

采用LDPC码的编码协作方案

本文提出了一种基于低密度奇偶校验(LDPC, Low Density Parity-Check)码的编码协作(Coded Cooperation)方案. 理论分析了该方案所具有的分集增益以及误码性能,并通过仿真验证了典型信道情况下该方案的性能.     

LDPC码与RS码的联合迭代译码

针对LDPC码与RS码的串行级联结构,提出了一种基于Chase的联合迭代译码方法。软入软出的RS译码器与LDPC译码器之间经过多次信息传递,性能可以逼近最大似然译码。模拟结果显示:AWGN信道下这种基于Chase的RS码与LDPC码的联合迭代译码方案可以获得约0．5 dB的增益。     

新的高效LDPC码的译码方法

对于LDPC码的译码算法——和积算法,提出了一种新的基于差分的译码算法,其主要思想是：在LDPC码的二部图上所传递的消息是概率的差分值,而对于校验节点和消息节点的更新都是在特定的加法域中进行. 针对校验节点的更新,还可以选择若干个绝对值最小的差分值进行运算,以进一步降低复杂度. 与传统的基于对数似然比的译码方法相比,新算法的计算复杂度有很大降低,而译码性能和收敛速度没有明显损失.     

多元LDPC码的速率兼容技术研究

提出了一种高性能的非规则比特级缩短算法,并推广了一种二元符号级打孔算法.该缩短算法基于有限域元素对应二进制镜像矩阵选择缩短比特的位置,比传统符号级缩短算法具有更大的灵活性和更佳的误码率性能;将二元符号级打孔算法推广到多元LDPC码,获得了比二元速率兼容LDPC(RC-LDPC)性能优异的多元RC-LDPC码.综合上述方法,实现了码率可从1/10到5/6灵活变化的多元RC-LDPC码.仿真结果证明,本方案的误码率性能比传统方法在各个码率分别有0.1到1.1 dB的增益.     

多元量子LDPC码的构造与译码

基于多元稳定子理论,提出一类有限域上多元量子LDPC码的构造方法,在退极化信道模型下对多元量子码的BP译码算法进行了描述．举例构造了一类CSS结构、码率为1/2和1/4的四元量子LDPC码,并对其纠错性能进行了Monte Carlo仿真．与现有同等参数的二元量子LDPC码相比,误帧率10-5时的信道转移概率阈值由0.016提高到0.025．     

新型LDPC码译码器

通过研究LDPC码奇偶校验矩阵的结构特点和LDPC码译码算法数据流程的特性,设计出一种新型LDPC码译码器。译码器包含可扩展的存储器阵列、结构精巧的地址控制单元和功能强大的时序控制状态机,具备可灵活扩展译码码长、硬件实现复杂度低和硬件资源利用率高的优点。构建通信系统,对硬件译码器进行性能测试,测试结果表明,译码器的译码性能与理论仿真值基本吻合,证明设计的正确性。     

深空通信系统中高阶LDPC码的软定时同步算法

深空通信具有信号衰减严重,接收机信噪比低的特点,针对深空通信系统中高阶LDPC码定时同步实现困难的问题,提出一种码辅助定时同步算法．首先使用高阶LDPC码的译码软信息构造一种代价函数,进行大定时偏移的粗同步,其次基于最大似然准则,使用EM算法进行定时偏移的细同步．该算法将定时同步器、解调器与译码器联合迭代,利用高阶LDPC译码器输出的软信息辅助定时同步,并通过数字插值方式对过采样信号进行补偿,从而得到接近修正克拉美罗限的定时估计．仿真结果表明,在低信噪比条件下,算法能够在较大定时偏移范围内实现有效的定时同步,并以较低的复杂度获得近似理想的系统误码率性能．     

一种加速收敛的LDPC码置信传播译码算法

分析了LDPC码置信传播译码算法,研究了置信传播译码算法过程中传递消息的收敛特性,提出了一种旨在降低算法迭代次数的修正的BP算法．仿真结果表明,该算法的迭代次数约为标准BP算法的1／2,但性能的恶化并不大     

多进制LDPC码抗突发噪声性能

分析了多进制低密度奇偶校验码（LDPC）在给定突发信道上的性能,通过对多进制LDPC码迭代译码过程的分析,给出了其在抗突发噪声方面优于二进制LDPC码的理论分析结果和二进制软信息向多进制软信息转换的方法．仿真实验结果验证了多进制LDPC码在不同参数突发噪声下具有的误码性能和迭代特性优势．     

基于码率兼容LDPC码的多中继协作自适应传输

为适应动态信道条件,提高传输可靠性,基于增量冗余混合自动重传请求和码率兼容低密度奇偶校验码（RC-LDPC）,研究了多中继选择的速率自适应中继协作传输体制.针对中继节点的随机分布和特定分布,提出2种不同的中继选择协作方案,并给出了系统中断概率和吞吐量性能的表达式.数值分析和仿真结果表明,在中继节点的特定分布下引入中继之间的相互协作,可同时显著提高系统的中断概率和吞吐量性能.     

用Richardson-Urbanke算法实现有效编码的非二元准循环LDPC码

为了实现有效编码,提出一类可以利用Richardson-Urbanke算法的非二元准循环低密度校验码（QC-LDPC）码. 校验矩阵的右侧部分列重均为2,可用来构造规则和非规则码. 对校验矩阵的约束保证了这类码具有线性编码复杂度. 仿真结果表明,所提出的码和高阶调制结合,其性能优于渐进边增长（PEG）构造的码,并可获得接近Shannon限的性能.     

具有接近容量限性能的可有效编码的QC-LDPC码

提出了一类有限域上的非二元准循环低密度校验(QC-LDPC)码.其校验矩阵具有特殊的结构,既可以用来构造规则码,也可以用来构造非规则码;特别的,通过优化重量为2的列的域元素选取,避免了低码重码字,改善了码的距离特性.针对此类码,提出了一种有效的编码算法,可采用简单的移位寄存器电路实现.复杂度分析表明这是一类线性时间可编的码,而且存储消耗很低.利用所提出的构造方法,在不同的域上构造了4个码.仿真结果表明,与高阶调制相结合,这些码展现出接近Shannon限的性能.     

有限长LDPC码的打孔方案设计

提出了一种有限长低密度校验码(LDPC码)的打孔方案。该方案以使码的平均girth最大化为准则，确定了打孔位的选取方法。仿真结果表明，与随机选取码位的方法相比得到了性能增益，降低了有限码长的误码地板，解决了LDPC码在实际系统应用中的打孔问题。     

利用LDPC码度分布的QAM方案

为改善通信质量,提高频谱效率,对非规则低密度奇偶校验(LDPC)码与高阶调制技术相结合进行研究,提出了一种简单而有效的结合方案. 该方案充分考虑了非规则LDPC码的度分布影响和高阶调制技术的不均等错误保护(UEP)特性. 在调制映射过程中,对不同度数的变量节点进行不同级别的保护. 利用高斯近似(GA)算法证明,该方案能提升系统性能. 仿真结果表明,本方案降低了系统出错率.     

基于光正交码构造的准循环LDPC码

基于光正交码的特性,该文提出了一种准循环LDPC码的构造方法.首先由光正交码构造满足参数要求的初始矩阵,然后再根据该文提出的公式和准循环LDPC码的特性来确定移位参数矩阵,最后用全零矩阵、循环移位矩阵填充移位参数矩阵,这样就可以得到一个不含长度为4和6的环路的校验矩阵.仿真表明,该方法构造的准循环LDPC码在加性高斯通...     

一种改进的LDPC码与卷积码级联方案

给出一种改进的LDPC码与卷积码级联方案.LDPC码编码利用消除四环的下三角校验矩阵进行线性编码,在实现快速编码的同时保证较好的性能.在级联系统中,LDPC码采用由短码交织而成的长码,可实现并行译码,获得接近长码的性能.整个方案实现起来复杂度较低、时延小.仿真结果表明在小信噪比状态下,其性能明显优于RS码和卷积码的级联系统.     

一种新的旋转LDPC码编码/译码算法

π-旋转LDPC码结构规则易于硬件实现,并且存储量较少.给出一种新的π-旋转LDPC码规则化构造方法.该方法仅仅存储少量索引值(数量少于码长),即可确定校验矩阵H,并且易于码率调整和改变码长.同时给出一种运算量较少、直接根据索引值即可进行编码的算法.采用二维数组存储校验节点和变量节点之间的置信信息,并给出和积译码算法.仿真结果表明,该构造方法确定的码字同通过复杂方法随机构造出来的码字性能接近.