基于FPGA模拟片上多核处理器的新方法

为了解决使用现场可编程门阵列（FPGA）进行大规模片上多核处理器模拟的容量限制难题,提出了一种新颖的FPGA模拟方法。该方法通过混合真实的处理器核与伪造的处理器核,使用1个或2个FPGA即可模拟整个片上多核处理器,而且可以有效克服FPGA的容量限制问题,同时又不过多损害对多核处理器行为特征的有效模拟。用此方法实现了周期精确的全芯片模拟,并使用流片后的片上多核处理器芯片对此模拟方法进行了有效性验证。实验很容易地实现了50MHz以上的模拟速度,比基于相同设计的软件仿真快10万倍以上。模拟速度的大幅度提升,使得可以启动未经修改的Linux操作系统和运行完整的多用户SPEC CPU2006 train测试集。这种混合真实处理器核与伪造处理器核的模拟方法为片上多核处理器的功能验证和性能评估提供了一种简单高效的途径。     

众核处理器上的高性能网络入侵检测系统

为提高网络入侵检测系统(NIDS)在互联网流量和网络攻击数量增长下的性能,进行了在多核处理器上利用并行结构提高NIDS处理能力的研究.首先实现了NIDS在TILERA-GX36众核处理器上的数据并行(RTC)和任务并行(SPL)这两种并行机构方法,实验结果表明众核处理器上丰富的计算资源支持大量并行的NIDS实例,但同时也带来严重的资源竞争和冲突,系统并行化开销大大增加.为此,提出了一种基于共享的RTC方法,即SRTC方法,和已有方法相比,SRTC方法解决了RTC模型内存占用线性增长的问题,同时避免了SPL模型中的线程间通信开销.以开源NIDS软件Snort为基础,在TILERA-GX36众核处理器上对SRTC方法进行了实现和验证,实验结果证明采用SRTC的并行系统获得了类似线性的加速比,当加载超过7000条NIDS真实规则条目时,系统能够处理包长为1K字节的10Gbps的网络流量.     

片上网络路由器设计初探

近几年.片上网络路由器的设计研究逐渐成为人们研究的焦点,在片上网络路由器的设计过程中.主要涉及:拓扑结构、路由算法、交换机制及仲裁机制等几方面问题.以下将分别对这几个方面的基本理论进行说明.     

片上网络虚拟通道技术研究

TDMVC是一种面向连接的通信服务,其中两个或多个连接轮流分享使用专用时间间隙的缓冲器和链路带宽。本文提出了一种基于逻辑网络(LN)时隙分配方法的多状态虚拟电路(VC)设置。该方法能够根据网络中实时传输情况配置数据的传输通道,使得片上网络(NoC)的数据传输能够更有效率,系统资源利用率更高。     

一个面向异构多核处理器Cell的资源分配模型

为了充分利用多核处理器提供的多级并行和解决多核资源分配问题,提出了一种将多任务并行程序映射到多核处理器平台上的模型驱动的方法。该方法首先创建一个三维优化空间来表示资源分配配置,而后通过搜索该空间为应用生成多种并行机制,最后对各种并行机制进行静态评估从而找出最优的机制。该方法同时考虑了任务并行、数据并行以及通讯开销。在异构多核处理器Cell上利用一个图像处理应用对此方法进行了测试。实验表明,这种模型驱动的方法能够很好地评估性能并为应用确定有效的并行机制。     

基于置信度评估的Cache污染过滤技术

对多内核共享L2 cache时的cache污染问题进行了研究,认为内核猜测执行预测路径上的访存指令导致的cache污染会严重影响处理器性能.提出了一种基于置信度评估的cache污染过滤技术FCPC,该技术置信度评估机制对条件分支进行动态评估,并为每个cache数据行新增两个标志位--置信度评估标志(CET)和访问指示标...     

基于Lattice分段的高质量混淆网络快速生成方法

针对现有混淆网络生成方法难以兼顾速度和质量的问题,研究了基于横断一致性的Lattice分段方法和基于最大置信度的Lattice分段方法,研究了用这两种Lattice分段方法来减少对混淆网络质量的影响。提出了一种基于Lattice分段的高质量混淆网络快速生成方法。该方法把原始大规模Lattice分割成小尺寸的Lattice,分别生成混淆网络,从而可减小计算规模,提高网络生成速度。同时通过分段数目来调节速度和质量之间的平衡。实验结果显示,与词聚类算法相比,所提方法显著提高了混淆网络的生成速度,而对混淆网络质量影响很小。从解码性能看,在相同速度下所提方法获得了比采用剪枝的词聚类算法更低的错误率。     

片上多核处理器的区域共享的双粒度目录

研究了双粒度目录(DGD)下片上多核处理器的访存行为以及DGD对不同共享行为的目录开销,以进一步降低DGD结构的面积开销。针对DGD需要为共享缓存区域创建额外的块目录项的问题,提出了创新的区域共享的双粒度目录(RSDGD)结构。该结构可用一个区域共享目录项同时维护最多3个共享者共享同一个缓存区域的一致性,从而能有效减少所需的块目录项数量,降低总的目录开销。实验结果表明,和原有的DGD相比,该结构平均减少了25%的目录空间需求,而仅产生了不到0.6%的性能损失。该结构有效地降低了芯片的面积开销,提高了目录结构的可伸缩性。     

An efficient task scheduling algorithm for heterogeneous multi-core processors

针对现有异构多核处理器任务调度算法效率低的问题,提出了一种综合性的、高效的静态任务调度算法,即聚簇与复制列表优化调度(CDLOS)算法.该算法首先通过对任务图进行聚簇优化,降低某些特殊任务的通信开销;然后从整个任务图的拓扑结构出发计算任务的优先级权值,提高关键任务的优先级;继而采用区间插入和任务复制技术进行调度,降低处理器资源浪费;最后通过优化调度结果,消除冗余任务,减小整个任务的调度长度.实例分析和模拟实验结果表明:与以往算法相比,此新算法较高地提升了多核处理器任务调度的效率,具有更好的应用前景.     

基于神经网络预测模型的异构多核处理器调度

为了提高异构多核处理器的性能和资源利用率,研究了优化异构多核处理器的程序调度方法。针对异构多核处理器的特点,提出了一种基于神经网络的低开销程序性能预测的调度模型。该调度模型根据程序固有特征预测各个程序在不同处理器核上的性能,然后根据性能预测找出程序与处理器核之间的最优匹配方案进行调度。试验证明,该调度模型对于异构多核处理器的性能和能效都取得了很好的提升效果,超过了现有的轮转调度、抽样调度和性能影响评估(PIE)调度。相比于轮转调度,该调度模型在处理器性能和能效上分别取得了13.64%和10.78%的提升。     

催化分解方法分析高纯氨中微量水分含量

研究高纯氨中微量水分的测试。采用催化分解氨的方法得到氢气和氮气,测试氢氮混合气中的水分,用氦离子放电气相色谱仪检测得到氨中氧含量,换算可以得到高纯氨中的水含量。     

基于谐波窗方法的转子轴心轨迹提纯

轴心轨迹是旋转机械转子振动信号时域分析的重要内容之一,不同的轴心轨迹反映出不同的转子运动状态或故障的基本信息。在深入研究谐波小波盒形频谱特性的基础上,采用了不分层分析的谐波窗方法来提纯轴心轨迹。该方法实现了真正意义上的信号任意频段的任意细化,可以将感兴趣的频段提取出来,然后进行时域重构,就能得到提纯的轴心轨迹。文中对小型转子试验台轴心轨迹的成功提纯验证了该方法的有效性。该方法具备算法简单,易于现场采用等优点,为转子故障信号的分析创造了条件。     

高纯氢中痕量杂质变温浓缩装置及方法

为解决高纯氢中痕量杂质的分析问题,对变温浓缩样品气前处理装置进行探讨,介绍了装置的工作原理、气路设计和部件选择等;研究装置的浓缩方法,确定样品气流量、浓缩体积、脱附温度等操作条件,并对方法的可靠性做了评价。     

化探样品中的痕量金测定方法的改进

以1+1王水、加入一定量FeCl3溶液,对化探样品进行加热分解1h.经泡沫塑料吸附后,于90℃以上1％硫脲溶液中解吸30 min,然后采用石墨炉原子吸收光谱仪测定其中的金含量.其中对仪器分析条件进行了优化.金的质量分数在0.10～ 20.0 ng/g范围内与吸光度呈良好的线性,方法标准曲线线性相关系数为0.9993,检...     

A computer simulator for concurrent processors

Abstract

A software simulator can be built to facilitate debugging and testing of real‐time programs. This paper describes an integrated simulator system using virtual time for synchronization and a new method to implement and connect the environment simulators with the CPU simulator. It provides the capability to exchange the debugging monitor between the main and environment debugging monitor. This provides a capability for debugging and testing the environment simulator.