超LSI用的抗蚀剂

图1是DRAM的集成度和最小线宽的关系及其估计使用的抗蚀剂。现在,最小线宽为0.8μm的4MDRAM的集成电路已在大批生产,而0.5μm的16MDRAM的已在试制。本文将对制造超LSI必不可少的微光刻术用的抗蚀剂研制动向和展望进行概述。作为超LSI用的抗蚀剂,根据曝光所用的光源,相应地可举出g线(光波长436nm)、i线(光波长365nm)用的光致抗蚀剂以及激元激光用的抗蚀剂、电子束用抗蚀剂,于显影抗蚀剂、X射线抗蚀剂等等。现以实用性高的g线及i线用的抗蚀剂为中心进行介绍。     

半导体微细加工技术——加工方法及潜在的可能性

目前的半导体器件是采用在硅片衬底上制作微细尺寸图形的方法制造的。图形的最小尺寸现在已达到3μm左右,但是今后的要求是1～2μm甚至更小的亚微米。这样的微细尺寸加工,靠以往的技术改良是困难的,必须研究一种新的技术。本文所介绍的正是作为此种技术的电子束、远紫外线、X射线的各种曝光技术,并概要说明了所用的新感光材料(抗蚀剂)和干刻蚀技术,同时简单地叙述了未来的动向。     

高分辨率离子束微细加工技术

只要是用细小尺寸的整形离子束去轰击靶物,离子束就可成为一种实现高分辨率微细加工的有效手段。本文首先给出以直径小于1000的聚焦镓离子束以扫描方式进行无掩模微细加工、掺杂和抗蚀剂曝光的结果。其次介绍一种离子束透射掩模。并给出用普通尺寸的150KV 质子束照射这种掩模,在 PMMA 抗蚀剂中得到的曝光结果,从而表明该方法具有对0.6μm 分辨率的掩模图形进行1X 复印的能力。最后讨论了仿模离子束光刻和聚焦离子束光刻的潜力。     

微细光刻用抗蚀剂

随着大规模集成电路(LSI)的高密度化,图形微细化,进一步对尺寸、曝光精度有更严格的要求,所以从光刻掩模到光致抗蚀剂剥离技术这一系列的光刻工艺过程(装置的选择、安装、维护,材料药品的选择、使用方法,工艺最佳条件的掌握,环境)全都要求提高到同一水平。就一般情况而言,形成所希望的图形是越来越困难了。仅就抗蚀剂的选择和使用技术来说,并不构成形成微细图形的必要条件,这里仅就抗蚀剂加以说明。由负性抗蚀剂制作微细图形 1.负性抗蚀剂的特长抗蚀剂分为负性和正性,无论哪种,分辨率都超过现在的光学系统。但两者在特性     

各种光刻技术极限性能比较

本文介绍紫外线光刻、X射线光刻及电子束光刻的分辨率、套刻精度及象场尺寸的极限,但不涉及这些光刻方法的经济性比较及其在特殊薄膜器件应用方面的适用性问题。研究得出的部分结论如下:(1)在1μm线宽时,光字投影光刻的对比度可高于电子束光刻法;(2) 当线宽大于0.1μm时,X射线光刻可给出最高的对比度和抗蚀剂纵横比值,但在小于0.1μm的尺寸下,能获着最大纵横比值的则是电子束光刻技术;(3)用电子束对大面积样品曝光时,倘若抗蚀剂层很薄,则其在50nm线宽下所达到的对比度几乎和μm线宽时之值相同;(4)归根结底,在电子束光刻中,次级电子射程对分辨率的限制,完全同X射线光刻中光电子射程对分辨率所造成的限制一样。在这两种情况下,其密集图形的最小线宽和间距均约为20nm。     

1～1.5微米时代的多层布线技术

随着超LSI时代的到来,器件尺寸正在逐年地向微细化发展,可以认为,对于下一代有代表性的器件1MRAM来说,1～1.5μm的微细加工技术肯定是必不可少的。对于这种高水平的超LSI器件,既要实现高集成化,同时又要高速化,而且成品率又不能降低,故对布线要求也就更加严格,为了满足这些要求,有必要确定一种新的多层布线技术。     

X射线光刻技术

在LSI日益加快向高集成化、高速化发展的同时,推动LSI发展的16M比特动态随机存取存储器(DRAM)已达到批量生产的水平.目前高集成化速度每三年提高四倍,预计今后仍将按这个速度持续下去.在光刻技术中作为重要指标的最小图形尺寸每代缩小30%.据预测,256M比特DRAM的最小尺寸为0.25～0.2μm、1G bit为0.18～0.15μm、4G bit为0.12～0.1μm.     

干法腐蚀的抗蚀剂系统研究

本文讨论了干法腐蚀工艺中作掩蔽的抗蚀剂和抗蚀剂系统.分析了在以等离子体为主的干法腐蚀工艺中增强抗蚀剂耐腐蚀能力、降低抗蚀剂腐蚀速率的几种方法.通过实验表明,等离子腐蚀前对抗蚀剂进行等离子体辐照的抗蚀剂处理技术,非常适合于目前国内半导体工艺3～5μm微细加工的需要.     

等离子体蚀刻及其表面反应

本文所述等离子体蚀刻技术是超微细薄膜加工技术,它是半导体高集成器件的关键.LSI的高集成化需要大幅度提高微细化的水平,最近研究的存储器16M DRAM使用了0.5～0.6μm刻线的微细加工.     

X射线光刻技术的现状和发展

根据日本电气和日立公司的1GbitDRAM的报告文章,Gbit时代已开始了.另外,有关光刻0.1μm的MOS器件的报告也相继出现,尺寸0.1μm以下的超大规模集成电路的批量生产大有可能.根据美国半导体工业协会发表的1995—2010年规则,预测2001年设计尺寸为0.18μm的1Gbit集成电路2007年开始批量生产尺寸0.1μm的1Gbit的集成电路.为了实现该目标非常重要的是微细加工技术,尤其是批量生产的蚀刻技术是关键.按现有技术的连续性来看,希望继续发展光刻技术的研究,其目标是0.18μm的ArF准分子激光(波长193nm)的蚀刻技术的发展.再者,若考虑     

每门延迟时间为19.6ps的GaAs IC

<正> 日本电电公社武藏野电气通信研究所试制成功了15级的E/D结构的GaAsFET环形振荡器,每门延迟时间为19.6ps,功耗为8.6mW/门,这是室温工作的GaAs IC的最高值。该FET使用三层抗蚀层(抗蚀剂-SiO_2-抗蚀剂)和剥离方法,并利用抗蚀剂的钻蚀,将有效栅长缩短到0.5μm,同时降低源电阻。用离子注入方法,形成n~+漏区和源区。n~+层和肖特基栅金属的间距很短,小于0.3μm,这个距离可用最下层的抗蚀剂的钻蚀量来控制,如果该间距大于0.3μm,则源电阻就要增加,如果为零,栅耐压就要下降。器件采用了直拉法生长的掺铬     

连续微浮雕面形控制的新方法

建立了抗蚀剂表面曝光量分布与抗蚀剂内部PAC浓度分布之间的关系,通过分析抗蚀剂内部PAC浓度分布特点,发现了抗蚀剂显影过程中的壁垒效应。在此基础上,提出一种新颖的微浮雕面形控制方法——等PAC浓度曲线面形控制技术。该方法克服了抗蚀剂显影模型精度以及显影不稳定性对浮雕面形的影响,使光刻胶上微结构浮雕深度超过100μm,面形均方根误差小于1μm。     

电子束直接作图技术的最新动向

前言电子束作图(EB作图)与用掩模的光曝光以及X线的一次曝光作图不同,它能用CAD数据直接制作,这是EB作图的最大优点,但同时生产率却较低。现在已把它的优点灵活应用到以掩模制造为主的常规LSI直接作图上了,为了克服它的缺点,正全力研制高速作图装置和高灵敏度抗蚀剂材料。本文在以0.5μm范围内的EB直接作图及其高速化为主,介绍作图装置及其抗蚀剂工艺等现状的同时,设想本技术在今后LSI制造中     

采用移相掩模技术实现≤0.2μmi线光刻

本文提出了一种适于制作孤立图形的新的移相掩模方法,这种新的移相掩模仅由移相器图形组成。移相器的边缘线(PEL)起遮光掩蔽作用。光强计算表明:在相同的照明条件下,由移相器边缘线得到暗场,其光强分布比铬掩模的更为陡峭。采用移相器边缘线掩模及i线步进光刻机(镜头数值孔径NA=0.42,光相干因子σ=0.5),就可制作出线条(正性抗蚀剂)和间隔(负性抗蚀剂)尺寸≤0.2μm的抗蚀剂图形,图形线宽可通过曝光量进行控制。用LMR-UV负性抗蚀剂,在1.5μm宽的聚焦范围内,可制作出0.15μm宽的窗口图形。对特征尺寸很少的方孔图形,可采用一对移相器边缘线掩模和负性抗蚀剂,通过两次重叠曝光法来制作。使第二个曝光掩模上的移相器边缘线与第一个曝光掩模上的移相器边缘线构成直角正交,于是,在大于1.5μm的聚焦范围内,在两边缘线的交叉处,即可成功地形成0.2μm的方孔图形。用同样的方法及正性抗蚀剂(PFR-TT15),如果留膜厚度没有损耗,0.2μm尺寸的柱图形也可制作出来。     

用电子束曝光的等离子干显影

半导体制造工艺中,干处理技术以腐蚀或抗蚀剂剥离为主。这种干处理技术可防止以往的溶液法引起的侧面腐蚀或药品污染引起的缺陷,而且具有可以省去防止公害的废液处理设备等很多优点。特别是最近,伴随着器件高密度化、高集成化的进展,研究出了反应溅射法或反应离子刻蚀法等新的干腐蚀技术,试制出了用溶液法无法实现的微细图形。 就干法加工抗蚀剂图形的显影技术来说,在能够提高尺寸精度、防止由显影液污染而发生的缺陷及简化工序的同时,通过与抗蚀剂剥离以及腐蚀等干加工技术相结合,能够实现光刻工艺大幅度干法化,     

高压0.18 μm先进工艺技术

1、简介项目名称:高压0.18μm先进工艺技术,该项目产品属于30V高工作电压的关键尺寸为0.18μm的逻辑器件。在8英寸硅片上经过32层光刻版制作完成的该产品集成了10余种晶体管,可广泛应用于手机、电脑、PDA、电视等液晶显示器的驱动器件。     

极紫外光刻成像光学系统的波差测量

作为0.1μm特征尺寸的LSI微细加工技术,正在进行13nm附近的极紫外光刻(EUVL)的研究。现在此技术中的最大问题在于如何利用短波长的优点来得到衍射极限的成像。因此,加工与测量都是很重要的。本文介绍利用软X射线进行波面测量的实验。     

刻蚀技术的进展

1.前言 刻蚀技术是这样一种工艺,即在硅片之类的基板表面涂敷感光膜或者光致抗蚀剂,在其上面复制微细图形,并通过显影处理残留适应图形微细形状的光致抗蚀剂。把这种光致抗蚀图作为保护层,实施基板表面的蚀刻和有选择添加杂质等的加工工序,利用这种技术能制作微细器件和电路。因此,刻蚀技术是决定集成电路微细尺寸首要的基础技术。     

4Gbit动态存储器用的晶体管

为了实现21世纪高度信息化正在开发千兆比特存储器,预计到2005年4Gbit动态存储器(DRAM)产品化。实现4Gbit动态存储器的.关键技术是0.1μm的微细加工技术和0.1μm的微细器件技术。使用X射线蚀刻,试制尺寸0.12μm4Gbit DRAM用的阵列MOSFET.井确认了其工作。本文作为器件技术实现了门电路和间距为0.12μm。的元件区,及0.12μm的门电路之间的匹配接点.并实现0.12μm的晶体管。也证实了4Gbit动态存储的器单元晶体管的正常工作。     

适用于移相掩模的光刻模拟

<正> 引言 1990年处于这样一种状况,各DRAM厂家都结束了16M DRAM的开发而开始了正式的试制,并着手开发更大容量的64M DRAM。据报导,这一年中,16M DRAM的最小加工尺寸已达到0.5μm,64M DRAM已达到0.35μm。其中,0.5μm的最小加工尺寸是由采用NA0.5左右透镜的缩小投影曝光实现的。而要实现0.35μm的线宽必须采用i线曝光,不过,如果仅是采用i线源和高NA化透镜,在焦深等方面却又不尽人意。当前,光刻技术在透镜和抗蚀剂方面的改进已接近极限,故剩下来的一个可能性当然就