FPGA的配置及实现

利用Xilinx公司现场可编程门阵列(FPGA)的配置原理,采用串行从模式,实现了MCU控制FPGA的配置．     

基于FPGA的IIR滤波器研究及仿真实现

在现代电子通讯、视频和图像处理等系统中,对信号处理要有实时性和灵活性,而现有的DSP处理器难以同时满足这两方面的要求。随着可编程逻辑器件和EDA技术的发展,FPGA（Field-Programmable Gate Array）在性能、成本、灵活性和功耗等方面的优势突显出来,基于FPGA的信号处理器已广泛应用于各种信号处理领域。数字滤波器是现代数字信号处理系统的重要组成部分之一。IIR数字滤波器又是其中非常重要的一类滤波器,因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。笔者根据IIR数字滤波器的基本结构,研究级联方式的IIR滤波器的FPGA设计实现。并在Xilinx的ISE和Modelsim软件的平台上进行了仿真,结果证明IIR滤波器能够得以实现。     

数字滤波器的FPGA实现

现场可编程门阵列 (FPGA)在数字系统设计中可用于子系统及外围电路的实现。本文作者介绍了XILINX公司的XC40 0 0系列及其在数字滤波器中的应用     

基于FPGA的超高速FFT硬件实现

介绍了频域抽取基二快速傅里叶运算的基本原理;讨论了基于FPGA达4 096点的大点数超高速FFT硬件系统设计与实现方法,当多组大点数进行FFT运算时,利用FPGA内部大容量存储资源,采用乒乓结构进行流型运算,提高FFT运算速度,同时保证结果的准确性;对实际硬件进行了FFT运算测试,测试结果证明了系统的可行性和正确性,并且利用该硬件系统成功完成了星载SAR实时成像处理。     

基于FPGA的坐标转换及实现

在数据采集及处理显示分别使用极坐标和直角坐标的系统中,实现极坐标到直角坐标的转换时,数据量大且效率不高.提出了基于现场可编程门阵列( FPGA)实现坐标转换的方法,并采用查找表方式对其进行了改进,缩小了存储器容量,提高了算法的可行性.     

CDMA2000短码交织器的FPGA设计与实现

提出了一种每帧数据长度192b的交织编码器设计方法,并在Altera公司的CyloneⅡ器件EP2C8QC208FPGA上实现。结果表明,交织器符合CDMA2000系统规范,可用于需要抗突发干扰的数据通信系统。     

Manchester编码器的FPGA设计与实现

介绍一种用现场可编程门阵列FPGA实现Manchester编码器的VHDL设计方案,给出了一些重要模块的VHDL源代码。该设计方案已经用QuartusⅡ综合通过,并适配到具体的FPGA器件APEX20KE系列,时序仿真结果与理论相吻合,时序分析表明数据传输率可达22.5 Mb/s。     

基于FPGA的高速RS编码器的设计与实现

本文主要研究RS时域编码器。首先分析了有限域下的RS码编码理论,并侧重于实现常系数并行乘法器。文中使用Verilog HDL语言的RS（255,239）编码器的设计方法,并搭建了验证平台,使用QuartusII验证功能和时序的正确性。最后,使用Modelsim仿真出结果,与Matlab仿真计算的结果一致。结果表明,编码器性能良好,与现有的设计相比,速度快和占用的硬件资源少。     

非参数化立体匹配算法的FPGA实现

针对无人车导航中立体视觉实时性的要求,提出了一种基于现场可编程门阵列（FPGA）的立体匹配方案及硬件结构.该方案采用非参数化的CENSUS算法进行立体匹配,克服了传统方法受亮度差异影响大的缺点,运算简单,适合硬件逻辑操作.基于FPGA的硬件系统利用合理的流水线设计提高了数据处理的并行性,可以实时地对大数据量进行处理.利用双目立体视觉硬件系统,进行了合成图对和真实图对的测试.实验结果表明,所提出的立体匹配方案和硬件结构能够以15 ms的速度完成匹配,并且具有较强的鲁棒性.     

一种模型预测控制器的FPGA硬件实现

针对快速动态系统对模型预测控制(MPC)的微型化和高实时性的需求,提出了一种MPC控制器的现场可编程门阵列(FPGA)硬件实现方法。MPC中的二次规划(QP)问题采用粒子群优化(PSO)算法进行求解。通过分析算法的特点,对算法计算步骤进行循环展开、流水线等优化处理,充分利用FPGA的硬件并行计算特性提高MPC的在线计算性能,最终得到MPC控制器的最优实现方案。最后以电子节气门的跟踪控制为例,在实验平台上进行了实时仿真实验,验证了基于FPGA硬件实现方法设计的MPC控制器的有效性和实时性。     

基于FPGA和布尔差分的某型雷达电路故障诊断

为解决求解布尔差分异或运算量大的问题,针对高速实时数据处理的需要,提出了用现场可编程门阵列（FPGA：Field Programmable Gate Array）实现故障测试码生成的方法,并阐述了用该方法对某型机载雷达电路进行故障诊断的全过程。通过仿真结果得出,采用48 MHz的时钟,对八输入的电路生成全部测试码只需43μs,尤其是对较复杂电路,优势更为明显,为实现该雷达的快速故障诊断提供了一条新思路。     

基于FPGA的DDA插补算法设计与实现

以Altera公司的Cyclone系列产品为硬件平台,用Verilog硬件描述语言(HDL)完成算法设计描述,由QuartusⅡ软件进行编译、综合和下载,实现了DDA插补算法,并给出了程序设计的流程图及仿真测试的结果.在FPGA芯片上运行的DDA插补算法具有速度快且抗干扰能力强的硬件实现优点.用Verilog HDL语言实现的基于IP核DDA插补算法具有很好的可移植性,大大提高了设计效率.     

基于FPGA的IRIG-B码解码器设计

针对FPGA的结构与性能特点,深入分析了以往使用单片机或复杂的可编程逻辑器件(complicated programmable logic device,CPLD)实现IRIG-B码(DC码)解码的优缺点;提出了一种基于现场可编程门阵列(field programmablegate array,FPGA)来实现对B码(DC码)的解码及周期信号输出的新方法;该方法基于一片FPGA芯片,与以往的各种方法相比,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的抗干扰性。     

基于FPGA的数字通信误码测试系统设计

提出了一种基于FPGA的数字通信误码测试系统设计方法,重点讨论了实现误码测试的伪随机序列产生,自校验误码插入,位同步原理及实现方法,在EP1K30TC144-3FPGA上实现了测试系统的核心模块。     

PFA在FPGA正则引擎上的设计和仿真

将后缀自动机构造方法应用到现场可编程门阵列的正则引擎设计上,能够有效地压缩状态空间,提高"速度"和"面积"这2个最主要的现场可编程门阵列的引擎性能指标,并能利用有限的现场可编程门阵列资源来实现更多正则表达式的匹配处理. Testbench模拟仿真结果表明,所设计的正则引擎完全实现了预期匹配要求,而其支持的正则表达式的数量和匹配速度都因有效的规模压缩而得到了很大的提升,对比传统的基于Thompson不确定的有限自动机实现的硬件引擎,其所需要的硬件逻辑资源更少,能够并行执行的正则表达式数量也就越多,有效地提高了匹配效率.     

基于FPGA的自适应均衡器设计与实现

在对LMS算法进行MATLAB仿真的基础上，采用硬件描述语言VHDL和FPGA完成LMS自适应算法的硬件实现。自适应均衡器的设计采用自上向下的设计思想、串并行相结合的流水线操作方法、定点运算方法，在QuartusⅡ4．1平台和StratixⅡ系列芯片上进行了综合和仿真。结果表明，该设计结果符合要求，能实现自适应过程。     

基于FPGA的改进DES加密算法的实现

本文针对基于FPGA硬件设计方法的特点,对DES(data encryption standard)加密算法进行了深入分析,提出了一种基于现场可编程阵列(FPGA)的DES改进算法.该算法采用3级流水线生成子密钥,提高了子密钥的生成速度;采用状态机方法控制子密钥的产生时间,避免出现时钟延时;而且S盒随时间的变化可动态刷新,从而实现牢不可破的"一次一密"的密码体制.最后给出了由VHDL描述语言实现的硬件算法,并在Xilinx Virtex-II Pro平台上进行了仿真实验,结果表明了硬件实现算法的正确性,而且系统硬件资源消耗有所降低,系统的处理速度得到较大提高.因此基于FPGA实现的DES加密算法适用于实时性较强的场合.     

一种基于FPGA的PWM脉冲发生器设计

针对级联多电平静止同步补偿装置,采用基于不对称规则采样的SPWM脉冲的生成方法,并研制了基于可编程逻辑门阵列（FPGA）实现的PWM脉冲发生器。以级联多电平3链节H桥静止同步补偿发生器（STATCOM）为例,分析了不对称规则采样的脉冲生成方式,介绍脉冲发生器的基本原理和结构以及实现方法。在保证输出电压波形不对称性得到改善的同时,该PWM发生器也简化了电路的设计,提高了系统的可靠性。     

DDS技术和FPGA在多功能信号源中的应用

针对信号源频率分辨率低、变频速度慢、频率准确度低、开发更新周期长等问题,采用四级流水线技术和EDA工具,设计并实现了一种以FPGA、高速D/A和低通滤波为核心,基于DDS技术的多功能信号源,并对DDS误差进行了分析.实验测试结果表明该系统硬件电路简单可靠,能够产生幅度和频率可调的正弦波、方波、三角波和锯齿波,频率范围在1×10-8～40MHz,频率分辨率可达0.01Hz,频率准确度在±0.1%内.具有频率分辨率高、处理速度快、输出灵活等特点.