一种基于FPGA的同步采集传输系统设计

介绍一种多通道同步采集、长距离级联传输的低功耗、小型化采集传输系统。系统的采集传输部分主要以现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）为主控单元,结合外围控制电路将模拟信号采集打包后,经多点低电压差分信号（Multipoint low Voltage Differential Signaling,MLVDS）总线传输至桥接板转换为百兆以太网后上传至上位机进行数据分析与处理。采用此采集传输系统方案设计,能有效地完成多路通道的同步采集传输,实现接收阵小型化设计。     

SDRAM控制器的FPGA设计与实现

介绍了利用现场可编程门阵列(FPGA)实现同步动态随机存储器(SDRAM)控制器的方法,着重于FPGA具体实现过程中的一些常见问题.分析了设计中所用的SDRAM性能、特点,给出了其读写时序状态图,给出SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机.本设计采用甚高速集成电路硬件描述语言(VHDL)编程,直观而且占用资源较少,其基本设计原理对其他同类SDRAM也适用,对需要大容量存储器的应用是较经济的设计.     

基于FPGA的自适应解调器设计

IRIG-B(AC)码广泛应用于航天测控系统的远距离时间同步,由于在传输过程中信号易受干扰且存在路径传输时延,因此采用IRIG-B(AC)码实现时间同步其精度往往较差。为满足远距离高精度时间同步要求,针对IRIG-B(AC)码同步误差较大问题,提出一种基于FPGA的数字化解调方法。该方法采用全数字化软件设计,具备相位自动判别功能,针对不同调制比和不同输入幅值的IRIG-B(AC)码,能够实现快速自适应解调译码。测试结果表明,该方法抗干扰能力强,工作稳定可靠,使IRIG-B(AC)码的时间同步精度得到极大提升,甚至优于1μs。     

基于FPGA的高速双通道数据队列管理实现

针对在高速宽带通信中经常使用到的数据帧队列管理与缓存功能,基于现场可编程逻辑门阵列(Field?Programmable?Gate?Array,FPGA)设计并实现一种使用外置DDR缓存的多优先级的队列管理方案,结合FPGA运行特点,使用多接口并行处理方式提高处理速率,实现高速率数据帧优先级管理,通过功能仿真和实际硬件平台验证该方案可行性.     

基于Sobel算子的数字图像边缘检测与FPGA实现

数字图象边缘检测通常受到处理器速度的限制,为解决这一问题,论文采用FPGA技术,对基于Sobel算子的数字图象边缘检测进行设计和实现.给出了硬件设计组成原理、主要程序代码设计方法.整个算法使用一片FPGA芯片Xilinx Spartan3 XC3S50-5PQ208设计集成.仿真研究结果表明该芯片能以134MHz的速度运行.通过对1024*1024像素大小的Tena图象实验,在7.8ms内获得了满意的边缘检测结果.     

基于FPGA的PL3接口协议的一种设计与实现

介绍了在FPGA器件上实现Pos-phy level3接口协议的工作原理、设计思想和模块结构，并详细探讨了接收方向上单通道PL3接口的控制单元的实现，该实现方法有利于正确扩展多通道的实现．     

FPGA器件设计技术发展综述

现场可编程门阵列(Field Programmable Gate Array,FPGA)作为一种可编程逻辑器件,在短短二十多年里从电子设计的外围器件逐渐演变为数字系统的核心,在计算机硬件、通信、航空航天和汽车电子等诸多领域有着广泛的应用。伴随着半导体工艺技术的进步,FPGA器件的设计技术取得了飞跃性突破。该文在回顾FPGA发展历史的同时,对目前主流FPGA器件的前沿技术进行总结,并对新一代FPGA的发展前景进行展望。     

基于ARM与FPGA的高速数据采集技术研究

现场可编程门阵列(FPGA)与ARM(高级RISC微处理器)的结合能降低系统体积并实现强大的功能,在数据采集系统中得到越来越广泛的使用,FPGA与ARM之间的高速数据传输是系统实施的最具挑战性的问题之一。在本文中,我们使用FPGA来从前端获取海量数据,将其发送到ARM,同时ARM通过TCP/IP协议传输数据到远程计算机。本文主要介绍了FPGA和ARM之间高速传输方法的接口设计。该理论研究表明,这种方法最大传输速度可以达到50MB/s。     

基于FPGA的直接转矩控制系统设计

结合FPGA、DTC及NNC的特点，在FPGA中设计实现DTC并引入神经网络控制器，对电机运行性能的提高将会有其他设计平台难以媲美的优点和潜力。FPGA的快速实时响应及强大的并行处理能力，无疑是DTC和NNC必要的条件。实验证明了该方案设计的可行性，并取得了较好的磁链和速度控制效果。     

基于FPGA进行时隙交换网络设计

本文提出了一种利用FPGA进行256×256时隙交换网络设计的方法,并对设计中时分交换(T接线器)的基本原理、ST总线格式等基础知识进行了介绍.最后给出了FPGA设计的顶层规划,由于FPGA的资源丰富,开发工具使用方便,相对于专用的时隙交换网络,该实现方法具有更强的扩展性和灵活性.在实际应用中,该设计也表现出了很高的可靠性.     

基于FPGA进行时隙交换网络设计

本文提出了一种利用FPGA进行256×256时隙交换网络设计的方法,并对设计中时分交换（T接线器）的基本原理、ST总线格式等基础知识进行了介绍。最后给出了FPGA设计的顶层规划,由于FPGA的资源丰富,开发工具使用方便,相对于专用的时隙交换网络,该实现方法具有更强的扩展性和灵活性。在实际应用中,该设计也表现出了很高的可靠性。     

基于FPGA的MPEG-2复用器中FIFO的一种设计方案

多路节目复用器是各种数字电视传输系统的关键设备之一,自行设计复用系统专用芯片己成为我国数字电视系统需要解决的迫切问题。首先介绍了多路数字节目复用器中的对多路预处理传送流复用的原理,提出了一套基于FPGA(现场可编程门阵列)的复用器输入部分设计方案。通过实践验证,达到了设计要求。     

基于FPGA的异步流水乘法器设计的教学方案

本文以异步流水乘法器的设计为例,介绍了利用FPGA进行异步电路设计的思路及方法。本设计采用两段握手协议实现异步流水乘法器,将其分解为三个核心模块:信号分支模块、异步移位模块和异步加法器模块。本文具体说明了利用硬件描述语言实现异步乘法器的方法和步骤,通过Modelsim软件进行功能仿真,并下载到Genesys板卡上进行系统测试。该教学方案有助于学生理解并掌握异步电路设计方法。     

FPGA教学中时序概念的教学与实验设计

本文针对FPGA教学和程序设计中较难理解的时序问题,阐述了PLD电路设计中时序的相关概念并设计了相应的教学实验。本文在调研PLD教学现状的基础上,归类整理了与PLD设计中与时序相关的基本概念,并依托一个4比特计数器时序分析的基础实验设计,加深学生对这些概念的认识和理解。     

基于FPGA的通用网络下载器硬件设计

网络下载器作为航天计算机地面检测系统的重要组成部分,发挥着重要的作用。文中主要介绍了网络下载器的总体设计思路,给出了硬件模块的设计原理图。并在PCB设计中,对于LVDS接口、高速总线以及叠层的设计中给出了应用参考,保证了系统硬件的可靠性,且在实际应用中取得了稳定的性能表现。     

基于HFC网络的Internet接入方案设计

利用目前CATV网络的闲置频带和覆盖面广的优势,通过CATV网络接入Internet是一种有效的方法.基于HFC网络的Internet接入方案是在不改造原网络的前提下,利用成熟的ADSL技术,是一种投资少、见效快、性能优的Internet接入方案.     

基于HFC网络的Internet接入方案设计

利用目前CATV网络的闲置频带和覆盖面广的优势 ,通过CATV网络接入Internet是一种有效的方法。基于HFC网络的Internet接入方案是在不改造原网络的前提下 ,利用成熟的ADSL技术 ,是一种投资少、见效快、性能优的Internet接入方案     

基于FPGA的AMOLED驱动方案

介绍了一种基于FPGA的驱动方案,为所研制的基于微晶硅TFT基板的17.8cm(7in)有源矩阵有机发光显示器(AMOLED)提供驱动。该驱动方案实现简单,无需外部缓存,降低了电路布线和系统控制的难度。另外,提出了一种屏幕与IC的连接方案,解决了LCD驱动IC与AMOLED不匹配问题。详细介绍了系统组成及FPGA内部各模块工作原理,给出了时序及控制信号仿真图及示波器的实测结果。结果表明,该设计方案可实现64级灰度的AMOLED动态视频显示。