大型有限状态机系统中的定时器设计

定时器对于正确实现有限状态机功能有着很重要的作用。在大型系统中,实时操作系统本身提供的定时器功能有一定局限性,一般需要建立独立的定时器任务来为其他任务管理定时器申请。定时器管理包括定时器处理任务和为应用程序提供的编程接口两部分。应用程序通过函数调用操作定时器,通过消息、邮件等方式接收时超通知。定时器处理任务的优先级比较高,而且与编程接口同时操作定时器数据。所以在定时器管理的设计实现中要着重考虑算法和代码效率、可重入性等因素。     

通用雷达定时器FPGA方案和设计方法

提出了运用ＦＰＧＡ（现场可编程门阵列）技术设计雷达定时器的优点，分析了设计定时器的方法，并讨论了具体的实现电路，为通用雷达定时器模块化的开展打好基础。     

基于有限状态机的语音信箱系统设计

语音留言业务是一种重要的电信增值业务,实现方式有多种。随着语音留言业务需求的复杂化,语音信箱系统的内部状态将成倍增加。针对当前单一状态实现方法的局限性,文中提出一种基于有限状态机的语音信箱系统设计方式,能快速实现复杂的状态迁移。仿真及实验测试表明,该设计能较好地控制语音信箱状态迁移,各状态时延小,不存在毛刺现象。该方法具有结构简单、成本低、可靠性强等特点,对复杂的状态迁移应用具有实际参考意义。     

基于VHDL设计有限状态机FSM的方法

介绍了有限状态机的特点和设计方法，以设计UART为例，应用EDA技术，基于VHDL语言．以FPGA/CPLD器件为核心。     

基于有限状态机的雷达状态模型建立

现代雷达具有功能多特点.针对雷达系统控制,采用传统程序设计方法存在调试周期长,可移植性和可扩展性差的特点.本文采用有限状态机理论对雷达状态进行模型建立,根据状态机理论,通过仿真建立相应的状态切换模型,工程实践表明有限状态机能较好的进行雷达系统控制设计,系统可扩展性、可移植性较好.     

用VHDL和有限状态机设计VRAMR控制器

文章介绍了用有限状态机和硬件描述语言的方法设计的一个视频VRAM控制器电路 ,它可以方便地实现通用微处理器与VRAM之间的接口。     

有限状态机的VHDL设计及优化

有限状态机是数字系统中的重要组成部分。本文讨论了有限状态机的分类,给出了状态机各部分的VHDL的描述方法,并介绍了一种新的状态转移的描述风格(arrive-edges),最后讨论了状态机速度优化和容错技术。     

数字电路设计中有限状态机的应用

有限状态机的设计及使用是数字电路设计中的重要内容,本文通过对有限状态机的设计过程及使用VHDL语言描述做了介绍,并通过ADC0809进行AD采样的有限状态机的设计实例,总结了有限状态机VHDL设计的一般过程。     

用VHDL和有限状态机设计交通信号灯控制系统

用VHDL和有限状态机的方法设计了主干道与支干道的交叉路口交通信号灯无人自动管理的控制系统。将路口红绿灯的各种亮灯情况定义不同的状态,路口状况定义为触发条件,组成有限状态机。基于此模型的交通信号灯控制系统可充分利用现有交通资源,缓解城市交通压力。     

基于VHDL语言有限状态机的电子密码锁设计

以现场可编程逻辑器件(FPGA)为设计载体,以VHDL语言为主要表达方式,设计了一种基于有限状态机实现主控功能的电子密码锁。利用QuartusⅡ软件平台完成了电子密码锁的功能设计与仿真,并在UP-CUP FPGA2C35-Ⅱ型实验开发平台上通过验证。结果表明,利用该方法设计的电子密码锁具有安全性高、低成本、低功耗、操作简单等优点。     

合成孔径雷达定时器的FPGA实现

给出了一种采用FPGA实现合成孔径雷达定时器的设计方案，通过合理的时钟设计，使全局时钟的畸变达到最小，保证得到高质量同步的全局时钟。同时对工作时钟采用二的幂次方分频后作为脉冲宽度和延时的调整时钟，从向保证了控制精度。实验证明，该定时器具有输出脉冲抖动小，脉冲宽度和延时控制精确，集成度高，可靠性好的优点。     

基于FSM的自动售货机的设计与实现

设计了一种基于FSM的自动售货机实现方案。设计使用VHDL语言编写各控制模块,充分利用有限状态机描述自动售货机各个执行过程,包括系统初始化、管理员设置、商品选择、确认取消、投币处理、金额统计、货品更新及余额找零等一系列动作。同时,系统还添加了按键编码模块、扫描显示模块及语音提示模块,使得用户操作更加人性化。     

一种软件化雷达定时器设计方法

以现场可编程门阵列为平台,提出一种通用定时设计架构,即软件化定时设计方法。它将定时程序划分为软件程序和硬件逻辑两部分,其中硬件逻辑采用定时产生子模块与合成模块实现通用化架构,软件程序为每个子定时配置位置与合成参数,从而实现复杂定时时序的产生。该方法可灵活、快捷调整定时时序,有效提升定时设计与调试效率。     

VxWorks下基于辅助时钟的通用定时器设计

VxWorks操作系统以其强实时性、可剪裁性等特点得到了广泛应用,但其并未提供通用的定时器模块。为解决某机载发射装置控制盒中VxWorks系统的精确定时问题,文中在分析多种定时方式的基础上,利用辅助时钟中断,通过创建定时节点,构造节点链表,设计了基于辅助时钟的通用定时器模块。经测试表明,该模块实现了毫秒级定时,满足了某发射装置的定时需求,并为今后类似系统的精确定时需求提供了方便。     

在FPGA中状态机的编码方式

在FPGA(现场可编程门阵列)器件设计中,状态机的设计方法是最常用的设计方法之一,而通过怎样的编码形式才能达到最好的设计要求,成为设计所要解决的一个很重要的问题.在状态机的编码方式中,最常用的是顺序编码和One-hot编码方式.文中通过对这两种状态机编码方式的优缺点比较,说明应该如何选择编码方式,以及如何避免在此过程中可能出现的一些错误.     

基于FPGA的雷达测距设计

介绍了利用现场可编程门阵列(FPGA)技术来实现雷达测距的方式,论述了该系统的硬件结构组成和功能。针对测距处理的特点和要求,充分利用了FPGA的高速灵活的可编程资源,应用VHDL语言编程实现测距的硬件设计,既提高了处理速度和精度,又具有可编程的灵活性。经验证该设计能够完成测距处理,工作性能良好。     

一种通用雷达回波模拟器的设计与实现

介绍了一种基于直接数字波形合成技术的通用雷达回波模拟器。通过加载数据波形，该模拟器可以实现波形数据回放，也可产生各种标准信号波形。该模拟器以FPGA为控制核心，利用大容量FLASH作为数据存储介质，在接口通用性、控制逻辑重配置和器件兼容性3个方面作了专门设计。该模拟器具有良好的通用性和友好的用户交互接口，给出了本模拟器所模拟的面目标成像结果和产生的Chirp信号脉压结果。     

基于多DSP的雷达检测录取器的设计

介绍了以多片ＤＳＰ和可编程器件可编程门阵列（ＦＰＧＡ）相结合构成的雷达检测录取单元,给出了系统的软件流程图．分析了实时处理的速度。用此方法设计的雷达检测录取器具有体积小、可靠性高、通用性强的优点。     

一种基于TMS320C6416和FPGA的实时雷达信号模拟器设计

提出一种基于高速数字信号处理器(TMS320C6416)和FPGA(EP1C6)的实时雷达信号模拟器的设计方案。该方案采用计算机产生雷达回波数据,通过CompactPCI总线或者USB总线以DMA方式将数据传输到DSP中,通过DSP对数据进行再处理,形成更为丰富的雷达回波信号数据,经过数模转换成雷达视频回波信号,供雷达信号处理机调试使用。