基于FPGA的SoC/IP 验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

大规模SoC设计中的高效FPGA验证技术的研究与实现

一种针对大规模SoC设计的高效FPGA验证流程,分析了该流程所涉及的关键技术:通用硬件平台设计、FPGA软件环境设计和软硬件协同验证等。采用这些技术,FPGA平台可以快速且真实地模拟芯片应用平台,从而实现软硬件并行设计和协同验证。该验证流程已灵活应用于大规模SoC项目设计中,大大提高了SoC产品的研发效率。     

基于Xilinx UltraScale+VU9P FPGA的SoC原型验证系统研究

为应对So C设计规模增大、功能复杂化带来的芯片验证耗时太长的问题,通过讨论SoC系统与FPGA原型核心板资源的架构,按照从ASIC到FPGA的移植原理,设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统。系统基于Xilinx Vivado工具完成逻辑综合、实现,并完成硬件子系统设计。使用逻辑电平转换器芯片,将FPGA原型的1.8V转换为SoC设计IO为3.3V电平的PAD,实现对3.3V标准电平的兼容。通过实验,在该系统上完成了大规模高性能SoC的软硬件协同验证,结果表明系统实现设计预期功能,有助于加快芯片整体的验证速度。     

基于虚拟SoC平台的IP正交激励验证方法

针对传统的IP验证方法中模块级验证平台与激励发生机制效率较低且难以重用的问题,提出一种基于虚拟SoC平台的正交激励验证方法,以优化IP验证流程.通过高层抽象建模,对传统IP验证平台进行扩展,构建包括系统级功能模型与外设行为模型在内的IP验证虚拟SoC平台;基于此平台提出通信与计算分离的正交化激励映射,并分别优化IP通信接口与逻辑功能验证用例生成流程.多个IP的功能验证实例结果表明,该方法可显著地提高IP验证重用性与验证效率,降低验证复杂度.     

基于FPGA的可层叠组合式SoC原型系统设计

为解决单片FPGA无法满足复杂SoC原型验证所需逻辑资源的问题,设计了一种可层叠组合式超大规模SoC验证系统。该系统采用了模块化设计,通过互补连接器和JTAG控制电路,支持最多5个原型模块的层叠组合,最多可提供2 500万门逻辑资源。经本系统验证的地面数字电视多媒体广播基带调制芯片(BHDTMBT1006)已成功流片。     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

一种基于多FPGA的SoC验证方法

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。     

基于FPGA的智能卡验证平台设计

随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡芯片验证的成功实践,不仅是对FPGA验证理论的证实,而且验证的思路和方法对其他芯片有一定的指导意义。     

基于FPGA原型的GPS基带验证系统设计与实现

随着SoC设计复杂度的提高,验证已成为集成电路设计过程中的瓶颈,而FPGA技术的快速发展以及良好的可编程特性使基于FPGA的原型验证越来越多地被用于SoC系统的设计过程。本文讨论了GPS基带的验证方案以及基于FPGA的设计实现,并对验证过程中的问题进行了分析,并提出相应的解决办法。     

基于SoC FPGA异构平台的魔方快速还原系统设计与实现

本设计基于SoC FPGA异构平台,充分利用FPGA和HPS各自的优势,实现了一套高性能的魔方快速还原系统。系统由开发板,魔方还原机械结构,CCD摄像头以及VGA显示器组成。FPGA端实现摄像头图像采集和魔方色块RGB值的获取；HPS端完成颜色识别,运用二阶段算法还原魔方,然后将还原步骤编码之后回传给FPGA,由FPGA中的并行舵机控制模块实现对魔方还原机械结构精准快速的控制,从而完成实体魔方的还原。测试结果表明,对于任意随机打乱的三阶魔方,整个识别以及还原过程在一分钟内完成。     

基于USB和FPGA的随机数发生器验证平台

为了方便基于FPGA实现的随机数发生器的验证与演示,以CycloneⅡ FPGA芯片EP2C20Q240C8N为核心,设计实现了随机数发生器IP核下载与测试的开发验证平台,并详细阐述了各模块的设计原理及关键技术.最后,通过下载运行随机数生成系统,对整个平台功能进行了检验.结果表明,各模块电路工作正常,平台性能稳定.     

基于SoC FPGA的光伏电力通信管理机系统

介绍了一种基于SoC FPGA的光伏电力通信管理机系统的设计方法。该系统采用新型的集成有ARM硬核处理器的SoC FPGA作为主控芯片,将传统通信管理机的运算和通信工作进行合理划分,并由FPGA和ARM处理器协同实现。通过采用软硬件相结合的设计方式,本系统能够简化电路设计,降低通信事务对CPU的中断数量,增加支持MODBUS协议的RS485端口总量,并通过独立的NIOS Ⅱ备用系统保证了系统在灾难情况下的可恢复性等,所以更加适合光伏电力系统中多设备、大数据量的应用。     

基于FPGA和ARM内核的无线SoC设计

无线SoC已成为物联网产业发展的基础。本文基于软件无线电的思想将ARMCorterx-M0内核处理器移植到FPGA上构建无线通信基带信号处理的片上系统,该无线SoC支持射频发射与接收、音频输出与麦克风输入、FM调制解调、LCD显示、无线FM双向通信、FM广播信号接收、串口传输、按键选频等功能。     

AFDX-ES SoC验证平台的构建与实现

以SoC软硬件协同设计方法学及验证方法学为指导,系统介绍了以ARM9为核心的AFDX-ES SoC设计过程中,软硬件协同设计和验证平台的构建过程及具体实施。应用实践表明该平台具有良好的实用价值。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

一种基于可重用激励发生机制的SoC验证平台

在系统芯片的设计中,传统的激励发生机制耗费人工多且难以重用,严重影响了仿真验证的效率。针对此问题,构建了一种基于可重用激励发生机制的虚拟SoC验证平台。该平台利用可重用的激励发生模块调用端口激励文件,仿真时将端口激励文件转换成对应于验证电路端口的时序信号。通过对通用同步/异步串行接收/发送器、中断及定时器等功能模块的验证,证明了激励发生机制具有较强的可观察性、可控制性及可重用性。验证结果分析表明,在验证不同的功能点时仅需修改固件及端口激励文件,使验证平台在重用时减少代码修改量,提高了灵活性和验证效率,缩短了系统芯片的验证时间。     

SoC FPGA的视觉算法加速系统设计

提出一种基于Altera SoC FPGA进行硬件加速的方案,该方案为运行在ARM端Linux系统的视觉算法利用FPGA进行加速提供传输通道.首先把ARM端的图像数据传输到FPGA部分的SDRAM中,接着控制FPGA相关IP核读取SDRAM中的数据,然后视觉算法IP核接收图像数据并对其进行加速处理,最后把处理后的图像数据通过特定的IP核传回Linux系统.实验验证了该方案的可行性、可靠性和加速性能.