一种面向数字信号处理的嵌入式处理器体系结构设计

针对数字信号处理在嵌入式领域中的广泛应用，并基于数字信号处理程序的特征，本文提出了一种专门面向嵌入式应用中数字信号处理的处理器体系结构。该体系结构的设计建立在传输触发体系结构的基础上，并加入了针对sin／cos求值的特殊功能单元对性能进行加速。测试结果表明，这种体系结构对数字信号处理核心程序的运行具有极高的性
性能，并且具有硬件结构简单、易于开发的特征。     

基于TTA的嵌入式ASIP设计

在嵌入式微处理器设计中,采用ASIP（application specific instruction processor）处理器设计方法,可以在满足功能和性能要求的同时,缩短嵌入式微处理器产品的研制时间．当前ASIP处理器设计方法还面临着许多问题,如体系结构优化、软件代码的可重定向编译等,这些都阻碍了ASIP处理器设计方法的广泛应用．因此,提出了一种基于传输触发体系结构（transport triggered architecture,TTA）的嵌入式ASIP设计方法,对其设计关键技术进行了详细的讨论,并通过两个目标应用的ASIP微处理器设计实例说明了该方法可以有效解决上述问题,快速开发出满足目标应用程序要求的嵌入式处理器。     

一种32位异步嵌入式微处理器原型

异步集成电路设计技术很好地解决了深亚微米工艺条件下同步集成电路设计技术面临的问题。文中在对一系列关键技术进行研究的基础上,设计并实现了一款32位异步嵌入式微处理器原型。在基于宏单元异步集成电路设计流程的基础上,结合解同步技术,提出了异步嵌入式微处理器原型的设计流程。研究了如何实现异步嵌入式微处理器的精确异常、相关检测、同步异步接口和本地握手电路等。最后给出了原型的实现和初步的性能评测结果。     

基于TTA体系结构的嵌入式协处理器的设计与实现

本文基于TTA结构提出了一种嵌入式协处理器体系结构,并完成了其VLSI设计与实现.该协处理器具有双Cluster的运算内核,能够高效地支持多媒体应用中的数据密集型计算.为了充分发挥协处理器工作效率,本文还设计了具有流缓冲代理特征的流存储子系统,通过实现数据流存储访问机制以及计算资源与片外存储之间的低耦合结构,提高访存带宽.最后,基于该嵌入式协处理器,本文在0.18μm CMOS工艺下实现了一款多核SoC芯片,其工作主频为300MHz,实测功耗为910mW.     

异步微处理器设计方法研究

随着半导体工艺的发展,同步微处理器面临的时钟分布、功耗、设计复杂性等问题日益突出,异步微处理器得到广泛的研究和关注。在分析异步握手协议与控制部件的基础上,总结了异步微处理器设计的主要方法,详细阐述了异步控制器综合、基于传统同步设计工具的异步设计方法、去同步技术等热点问题,并介绍了典型的异步微处理器。     

高速异步FIFO的设计与实现

本文主要研究了用FPGA芯片内部的EBRSRAM来实现异步FIFO设计方案,重点阐述了异步FIFO的标志信号--空/满状态的设计思路,并且用VHDL语言实现,最后进行了仿真验证.     

一种32位异步嵌入式微处理器原型

异步集成电路设计技术很好地解决了深亚微米工艺条件下同步集成电路设计技术面临的问题.文中在对一系列关键技术进行研究的基础上,设计并实现了一款32位异步嵌入式微处理器原型.在基于宏单元异步集成电路设计流程的基础上,结合解同步技术,提出了异步嵌入式微处理器原型的设计流程.研究了如何实现异步嵌入式微处理器的精确异常、相关检测、同步异步接口和本地握手电路等.最后给出了原型的实现和初步的性能评测结果.     

异步VLSI电路的低功耗技术研究

异步VLSI设计避免了时钟漂移问题且显示出了良好的电磁兼容和低功耗的特性。文章从几个方面分析了异步VLSI电路的低功耗属性，并对其实现方法进行了探讨。     

可自适应变频嵌入式微处理器核的设计

变频技术是一种非常实用的低功耗设计技术．本文设计了与MIPS32—4Kec指令兼容的嵌入式微处理器核SRISC—I，并内嵌锁相环（PLL）作为时钟发生电路，该微处理器核在软件控制下可自适应地改变工作频率．除正常的工作模式外，SRISC—I还支持空闲、体眠模式，可停止整个系统时钟及PLL的运行，有效地降低了功耗．仿真结果表明，在0．1SumCMOS工艺下，SRISCI最高频率达到250MHz，在PLL的控制下其工作频率可以以10MHz的步长改变．同时，给出了SRISC—I在不同频率下运行Dhrystone2．1程序的功耗，250MHz时为82．466m Watt，而在体眠模式下仅为28uWatt．     

嵌入式微处理器与FLASH闪存的接口设计实现

嵌入式开发系统中,微处理器与FLASH存储器的接口设计是一个非常重要的环节。本文以高性能、低功耗的ARM9芯片S3C2410与FLASH芯片K9F1208UOM接口设计为例,具体介绍了嵌入式开发板设计中,S3C2410芯片与FLASH存储器的接口电路设计、控制与编程方法及实现,提出了一种性价比极高的解决方案。     

高速异步FIFO的设计和实现

本文介绍了一种新型异步FIFO的设计和ASIC实现,与传统的格雷码作异步FIFO指针的方法不同,该FIFO实现方案采用了一种移位码,在避免了亚稳态出现的同时缩短了关键路径,提高了工作频率。本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性。最后,给出了系统的综合实现结果。     

嵌入式微处理器分支预测的设计与实现

针对五级流水线嵌入式微处理器的特定应用环境,对分支预测技术进行了深入研究,提出了一种新的分支预测方案。该方案兼容带缓存设计,通过扩展指令总线,在取指段提前对分支指令跳转方向和目标地址进行预测,保存可能执行而未执行的指令和地址指针以备分支预测失效时得以恢复,减少了预测失效的代价,同时保证了指令流的正确执行。研究表明,该方案硬件开销小,预测效率高,预测失效代价低。     

嵌入式系统面向低功耗的协同设计

在系统设计中，低功耗系统或低功耗协同设计系统并没有作为一个整体在当前的研究中得到充分的重视。本文阐述在系统级设计中功耗的重要性，综述硬件低功耗、软件低功耗和通信低功耗的设计方法，并给出实现低功耗设计的一种可行方法。     

面向TTA结构的可重定向周期精确模拟器的设计与实现

给出了一种面向传输触发体系结构的可重定向周期精确模拟器的设计与实现。该模拟器能够在不修改的情况下，对不同的TTA硬件体系结构设计进行高效的模拟。同时提供了方便的用户自定义扩展指令的添加接口。为了加快模拟速度，提出了一种预解释模拟机制。     

嵌入式图像传输系统的设计与实现

在应用嵌入式系统、Windows CE操作系统、网络等技术的基础上,根据图像传输的特点,介绍一种基于WinCE5.0和ARM9芯片的嵌入式图像传输系统.系统给出硬件、服务器端和客户端软件的设计方法.该系统体积小、成本低,实现了图像的采集、压缩以及TCP/IP协议下的图像的网络发送和接收.     

基于双处理器的清华嵌入式系统的设计与实现

本文提出了基于双处理器的清华嵌入式系统,通过两块处理器来分别实现多媒体和网络交互两个方面的功能。在此基础上,设计了一整套软件应用解决方案,以满足网络和多媒体应用对嵌入式系统提出的更高要求。     

基于MAP的嵌入式MP3播放器设计与实现

多媒体应用处理器简称MAP,是一种适用于便携式数字音视频设备的新型嵌入式应用处理器.文中介绍了MAP的主要性能特点,给出了基于MAP芯片ATJ2135的嵌入式MP3播放器的硬件设计、MP3解码流程、实时操作系统设计、系统软硬件调试过程等嵌入式系统设计与实现.     

嵌入式GIS系统的低功耗设计

由于嵌入式GIS系统被广泛地应用于移动性较强的设备,因此功耗成了一项重要的技术指标.本文系统地描述了对嵌入式GIS系统进行低功耗设计的方法.本文将功耗分为硬件功耗和软件功耗,其中软件低功耗设计是个新的领域.本文采用按需转换处理器状态、优化编译器、按需分层调入GIS数据、优化关键算法和压缩栅格数据等方法从软件角度降低系统功耗.     

嵌入式网管软硬件系统的设计与实现

分析传统网络管理设备所存在的问题,采用基于ARM的嵌入式系统对原有的网络管理设备进行改造和升级,开发出控制简单、功能强大、支持多种配置访问模式和易于升级的网络管理系统。由于采用了AMMOS结构处理器以及相应的外围芯片,简化了作为被管理设备的光纤收发器的硬件设计,并降低了整个光纤接入端网络设备的整体成本。     

嵌入式多媒体通信终端设计及实现

本文通过对Linux操作系统的研究发现,在这种系统的支持下可以实现很多方案的制定,这对多媒体通信方面的设计尤为重要。基于一种嵌入式的手段,我们利用处理器PXA250实现了一种核心的实践模式,这样我们在编程方面有了很好的支持。通过对CPLD的逻辑控制为主的认识,以及对一些系统能力的提高,在综合分析系统的优势和缺点的前提下,我们对系统的处理能力等方面进行细致的研究,这样就能够充分考虑系统各部分的相关性能,并实现合理的控制,特别是在信息传播和图像传播方面。即使是在一些复杂的情况下,操作系统也能够进行系统能力的提升,所以,嵌入式的系统是非常稳定的,而且在效率上也占有很大的优势,基于这些非常重要的特点,嵌入式操作系统实现了全面的普及。