异步时序电路分析一种OBDD方法

对异步时序电路的分析和使用是一个比较困难的问题,所以,异步时序电路的实际应用范围远不如同步时序电路,通过改进JRBurch等提出的分析方法,使之适用于异步时序电路,该方法使用基于OBDD的布尔特征函数来表示电路的转移关系,并通过基于OBDD的布尔函数的运算涞确定异步时序电路的稳定状态,及当输入改变时电路的下一个稳定状态,由此可实现对电路特性的精确描述。     

基于状态转换符的时序电路冗余状态变换设计

在分析了时序电路冗余状态基础上,提出了基于状态转换符的时序电路冗余状态变换设计,可以把时序电路在４变量以内产生的冗余状态故障自动变换为合法状态,从而中免了状态验证和测试生成等较为繁琐的步骤,可以方便地设计出各种给定状态的具有自启动有力的时序电路。     

未知时序电路状态图生成算法及状态间路径的递…

运用数字系统自动化设计的基本理论和技术，可采用逻辑反向设计法分析未各逻辑电路，本文为分析未知时序逻辑提出一个适合多状态，复杂同步时序电路的数据采集方法，并引入状态网络和基于状态网络的路径导出算法，使时序时机数据采集有较理想的时空开销。     

同步时序电路设计中状态化简方法探讨

本文通过实例分析了同步时序电路设计中状态化简的过程,指出了隐含表化简法在实际应用中出现的问题,进而提出了相应的改进方法。     

基于蚁群算法的时序电路测试生成研究

蚁群算法是一种新型进化算法,它提供了解决组合优化问题的框架,但存在着易陷入局部最优解的缺陷。在时序电路测试生成的应用中,通过限制信息素浓度变化范围以及自适应改变信息素挥发因子,在保证算法收敛速度的条件下,提高了算法的全局搜索能力,克服了上述缺陷。实验结果表明,基于该算法的测试生成取得了较高的故障覆盖率和较快的测试生成速度,能够满足实际应用需求。     

基于混合蛙跳算法的时序电路测试生成

阐述了将混合蛙跳算法应用在时序电路自动测试生成的实现方法和结果;根据时序电路自身的结构特点,构造了测试生成的混合蛙跳表达方式,设计了自动测试生成离散混合蛙跳模型,通过群体中青蛙间的合作和竞争产生的群智能指导快速优化收敛;最后,根据国际标准时序电路进行了验证试验;结果表明,与同类算法相比,该算法获得了较小的测试集和较高的故障覆盖率。     

基于量子进化算法的时序电路测试生成

本文介绍将量子进化算法应用在时序电路测试生成的研究结果。结合时序电路的特点，本文将量子计算中的量子位和叠加态的概念引入传统的测试生成算法中，建立了时序电路的量子进化算法测试生成模型。在国际标准电路上的验证结果表明，与同类算法相比，该算法模型可获得较高的故障覆盖率和较小的测试矢量集。     

时序电路状态覆盖向量的遗传方法筛选

传统的状态覆盖方法对电路的数据单元测试不足,而随机测试方法又具有盲目性．在综合2种方法的基础上,给出一种以状态与状态转换覆盖率为评估、以遗传筛选为工具对生成的测试向量进行择优选择的方法．为了指导测试生成,给出了动态状态转换与静态状态转换概念．同时,基于该方法给出一个测试生成工具GRTT．最后,将文中方法实验于ITC99-benchmark电路,并将实验结果与测试生成系统X-Pulling的结果进行比较．     

基于状态转换图同构求解的等价性验证算法

文中提出了一种基于状态转换图同构求解的时序电路等价性验证算法.算法将两时序电路的等价性问题转化为验证相应状态转换图的同构性.首先将初始状态对匹配为待验证对,然后采用递归的方法验证以初始状态对的下一状态对为初始状态的子状态转换图是否同构,从而得到时序电路是否等价的信息.若两状态转换图同构,则两图中的状态均可--配对为待验证状态对,即所有的代验证状态对均为等价状态对.该方法可以有效地克服算法级描述到底层实现之间跨度太大的问题.     

On the Use of Functional Test Generation in Diagnostic Test Generation for Synchronous Sequential Circuits

We study the relationship between diagnostic test generation for a gate-level fault model, which is used for generating diagnostic test sets for manufacturing defects, and functional test generation for a high-level fault model. In general, a functional fault may partially represent some of the effects of one gate-level fault but not another. Generating a test sequence for the functional fault is then likely to detect one gate-level fault but not the other, thus distinguishing the two faults. This relationship points to the ability to use a functional test generation procedure (that targets functional fault detection) as a way of generating diagnostic test sequences for gate-level faults. We use this observation in two ways. The more direct way is to define functional faults that correspond to the differences between pairs of gate-level faults. The second way is to use functional test sequences as diagnostic test sequences without explicitly considering gate-level faults. We support the use of the resulting procedures with experimental results.     

一种时序电路的测试生成算法

本文提出了一种高效的时序电路测试生成算法,该算法是建立在自适应算法的基础上,并使用了十七值逻辑模型。文章详细介绍了该测试算法的内容及其实现过程,并举例说明了该算法的测试效率。     

基于蚂蚁路径的时序电路故障诊断算法

提出了一种VLSI时序电路自动测试型生成(Automatic test pattern generation,ATPG)的新算法。传统ATPG算法采用局部状态转换图或收集门级电路的知识以及提取电路规则来解决时序电路ATPG的困难。本算法引入新的模型,着重解决了ATPG中的计算冗余问题。在蚂蚁路径模型的基础上,前向搜索得到了重建,故障点的前向传输和回溯归结到了单一路径之上．而该路径上可能分布着许多待测的故障点,从而改善了以往时序电路ATPG算法中搜索重复而导致的计算冗余问题,同时,最小测试向量的获取为数学定理所证明。最后在Benchmark电路上进行的与ILP算法的比较试验表明,本算法具备同样的故障覆盖率,且速度更快。     

OBDD在组合逻辑电路测试中的应用研究

传统的组合逻辑电路测试方法在搜索过程中都不可避免地要进行反向回溯,由于反向回溯的次数过多,往往会降低算法的效率,文中利用OBDD来表示电路中每个节点所代表的逻辑函数,把传统算法中的反向回溯过程转换为OBDD图的问题,从而加快了故障测试的速度,同时,OBDD在测试矢量集的生成以及必要值的确定中也显示出一定的优越性。     

异步VLSI电路的低功耗技术研究

异步VLSI设计避免了时钟漂移问题且显示出了良好的电磁兼容和低功耗的特性。文章从几个方面分析了异步VLSI电路的低功耗属性,并对其实现方法进行了探讨。     

同步和异步时序逻辑电路统一设计的新方法

介绍了一种新的时序电路的设计理论与方法,实现了同步、异步电路的设计过程的统一。该方法的特点是直接从时序电路的状态转换图(STD)获得触发器的激励条件和时钟脉冲;设计原理简单,易于理解,使设计更直观清楚,比传统方法简便、快捷,避免了对状态方程、驱动方程的复杂计算;该设计方法过程可以采用程序实现,实现了时序电路设计的程序化、自动化。     

基于仿真的时序电路测试生成方法研究

在时序电路中,由于时序元件的存在,使测试生成问题复杂化.为了避免故障传播和状态确认的大计算量,对基于仿真的测试生成方法进行了探讨.由于逻辑仿真测试生成方法速度较快但故障覆盖率较低,而故障仿真测试生成方法速度较慢但故障覆盖率高,提出了一种基于混合仿真的测试生成方法.介绍了基于仿真的测试生成过程,给出了相关参数的设定,对测试生成过程中适应度函数的设计进行了深入研究.综合了逻辑仿真和故障仿真测试生成方法的优点,在故障覆盖率和测试生成时间上都取得了较好的效果,具有很好的应用前景.