Full On-Chip CMOS Low-Dropout Voltage Regulator

This paper proposes a solution to the present bulky external capacitor low-dropout (LDO) voltage regulators with an external capacitorless LDO architecture. The large external capacitor used in typical LDOs is removed allowing for greater power system integration for system-on-chip (SoC) applications. A compensation scheme is presented that provides both a fast transient response and full range alternating current (AC) stability from 0- to 50-mA load current even if the output load is as high as 100 pF. The 2.8-V capacitorless LDO voltage regulator with a power supply of 3 V was fabricated in a commercial 0.35-mum CMOS technology, consuming only 65 muA of ground current with a dropout voltage of 200 mV. Experimental results demonstrate that the proposed capacitorless LDO architecture overcomes the typical load transient and ac stability issues encountered in previous architectures.     

一种单片集成CMOS线性稳压器的设计

设计出一种单片集成可用于锂电池充电的LDO(Low Dropout)线性稳压器.对线性稳压器的工作原理及关键特性进行了分析,此电路基于Cadence Chat0.35umCMOS工艺,并用Cadence对整体电路进行了仿真,仿真结果说明该电路具有高精度、宽电源电压工作范围、低温度系数的优点.     

用于LDO稳压器的CMOS基准电压源的设计

LDO稳压器对其中的基准电压电路较高精度要求和较低静态电流要求是一对矛盾,本文折衷设计了一款简单实用的CMOS电压基准电路。仿真结果显示,基准电路静态电流约为35μA,基准电压的温度系数为±15×10~(-6)/℃;低频时电源抑制比为63 dB,电压调整率为0．005。     

CMOS单片集成超低压差线性稳压器设计

设计了一种具有过热保护、限流保护、快速启动等特性的CMOS单片集成超低压差线性稳压器,对其电路结构及其工作原理进行了分析,给出了主要子模块电路的设计方案,提出了设计方法和设计中所需考虑的问题.该稳压芯片,输入电压范围为2.5～6V,输入输出压差的典型值为0.4 mV@1 mA和52 mV@150 mA,电压调整率典型值为0.012 6%/V,负载调整率典型值为0.000 12%,静态电流的典型值为85 μA.     

超低压差CMOS线性稳压器的设计

设计出一种输出电流为300mA且具有微功耗超低压差低噪声性能的单片CMOS线性稳压器,对其电路结构及工作原理进行了分析并给出各子电路模块的设计。该稳压器具有过流过热保护,工作电压范围为2．5V～6V。基于现代公司的0．6μm CMOS工艺模型,Hspice模拟结果表明其输入输出压差的典型值分别为0．4mV@1mA和120mV@300mA,静态电流的典型值为90μA。     

超低压差单片CMOS电压调整器的设计

设计并实现了一种最大输出电流为500mA的超低压差的单片CMOS电压调整器,对其电路结构及工作原理进行了分析并给出各子电路模块的设计.提出了一种新的内置频率补偿技术,可实现外接低ESR(串联等效电阻)的输出电容,极大地降低成本和改善瞬态响应,实现了精确的过流保护.采用Vanguard 0.5μm CMOS混合信号工艺进行流片验证,测试结果表明输出压差的典型值为100mV,工作电压范围2.5～7v,电流从10mA到500mA跳变时瞬态最大过冲电压为50mV,转换时间小于1μs.     

一种新型CMOS误差放大电路的设计

设计了一种应用于集成稳压器的新型误差放大电路,其核心部分采用对称性的差分运算跨导(OTA)结构;通过嵌套密勒补偿和动态零点频率补偿技术,显著改善了其性能指标;采用Hy-nix 0.5μm CMOS Hspice模型进行仿真,结果表明,此带隙基准电路在较宽的频带范围内,噪声只有0.5μV rms,共模抑制比(CMRR)和电源抑制比(PSRR)为70 dB左右。     

面向片上系统的无片外电容CMOS低压差稳压器

提出了一种面向片上系统、不依赖片外电容的CMOS低压差稳压器.通过采用片上极点分离技术和片上零极点抵消技术,保证了没有片外电容情况下低压差稳压器的稳定性.芯片通过华润上华0.5/μm CMOS工艺进行了流片.芯片核心区域(不包括焊盘)尺寸为600μm×480μm.输入电压变化造成的输出电压变化偏差在±0.21%以内.静态电流为39.8μA.10kHz处的电源抑制比为-34dB.100Hz和100kHz处的输出噪声电流谱密度分别为1.65和0.89μV/√Hz.     

面向片上系统的无片外电容CMOS低压差稳压器

提出了一种面向片上系统、不依赖片外电容的CMOS低压差稳压器.通过采用片上极点分离技术和片上零极点抵消技术,保证了没有片外电容情况下低压差稳压器的稳定性.芯片通过华润上华0.5/μm CMOS工艺进行了流片.芯片核心区域(不包括焊盘)尺寸为600μm×480μm.输入电压变化造成的输出电压变化偏差在±0.21%以内.静态电流为39.8μA.10kHz处的电源抑制比为-34dB.100Hz和100kHz处的输出噪声电流谱密度分别为1.65和0.89μV/√Hz.     

一种双路输出低压差电源的研制

文章介绍了一种CMOS双路输出低压差电源。电路设计中，采用E／DNMOS基准，用PMOS管作调整管；电路实现采用1．5μm硅栅自对准E／DCMOS工艺。该低压差电源可提供输出电流为1A的3．3V固定输出(压差为0．6V)和1A可调输出，并具有短路保护和过压保护等功能。     

一种低压差+5 V三端电源的研制

介绍了一种CMOS低压差 5 V三端稳压源.在电路设计上,将PMOS管作为调整管,采用带隙基准和NMOS基准两种结构,重点讨论了影响低压差电源的几个因素;在工艺上,采用硅栅自对准CMOS工艺,做出了100 mA时压差为0.3 V的 5 V三端电源.采用NMOS基准的三端稳压源,其静态电流和电源抑制比等参数优于采用带隙基准的三端稳压源.     

一种低压CMOS LDO稳压电源电路

提出了一种低压CMOS LDO稳压电源电路。与常规CMOS LDO稳压电源电路相比,该电路有两个主要特点:引入了低压带隙基准电路;将带隙基准电路置于串联稳压管后端。通过上述设计,提出的稳压电源电路能在输出电压较低的情况下提供较稳定的输出,同时也能提供稳定的偏置电压及具有较高PSRR的基准输出。对电路进行了仿真,并给出了仿真结果。     

低静态电流低压降CMOS线性稳压器

设计了一种100 mA低静态电流、低压降CMOS线性稳压器.通过使用与一般线性稳压器相类似的频率补偿方法,这种低压差线性稳压器获得了低静态电流,很好的电源调整率和负载调整率,以及很高的PSRR值.在0.5 μm工艺下的仿真结果表明,其消耗的静态电流只有5 μA,电源调整率和负载调整率分别为0.02 mV/V和0.002 mV/mA;在100 Hz时,其PSRR值为-90 dB,负载电容只有100 pF,可以很容易地集成到电路中.     

A Linear Voltage Regulator Model for EMC Analysis

In this paper, a simple model of a linear voltage regulator circuit, which is suitable to investigate the propagation of EMI through integrated circuit power distribution networks is proposed and it is validated by comparison of model predictions, computer simulations and experimental results. Moreover, application examples of the new model in EMC analysis are given with reference to both susceptibility and emission issues.     

可集成于汽车电压调节器的高性能振荡电路

设计了一种适用于汽车电子电压调节器的高性能振荡电路。在传统张弛振荡电路结构的基础上增加工艺补偿级和温度补偿级,利用自补偿技术对温度、电源电压和工艺进行检测并校准。基于CSMC 40 V BCD工艺,通过Spectre仿真,电源电压为5 V,温度范围为-40 ℃～150 ℃时,电路输出频率最大误差小于1.6%;温度为27 ℃,电源电压为4～6 V时,电路输出频率最大误差小于2.2%;综合考虑电源电压、温度以及工艺涨落时,频率的最大误差小于8.5%。     

A Low-Power High-Frequency CMOS Peak Detector

给出了一个低功耗、高频CMOS峰值检测电路,可以用于检测射频信号和基带信号的峰值.该电路的设计基于中芯国际0.35μm标准CMOS工艺.理论分析和后仿真结果都表明,在工艺偏差以及温度变化条件下,当输入信号幅度在400mV以上时检测的误差小于2%,检测带宽可达10GHz以上,整个检测电路的静态电流消耗低于20μA.     

一种低功耗高频CMOS峰值检测电路

给出了一个低功耗、高频CMOS峰值检测电路,可以用于检测射频信号和基带信号的峰值.该电路的设计基于中芯国际0.35μm标准CMOS工艺.理论分析和后仿真结果都表明,在工艺偏差以及温度变化条件下,当输入信号幅度在400mV以上时检测的误差小于2%,检测带宽可达10GHz以上,整个检测电路的静态电流消耗低于20μA.     

A High Voltage CMOS Voltage Level Converter for a Low Voltage Process

Russian Microelectronics - A new high-voltage CMOS voltage level converter designed for manufacturing in low-voltage technological processes is presented. The features of the construction,...     

A CMOS Voltage to Current Converter for Low Voltage Applications

This correspondence introduces two circuit ideas which are applied to the design of a voltage to current converter circuit for application in analog CMOS circuits. The ideas are aimed at achieving an output current which is set by a precision reference voltage and achieving a high output impedance without the use of a cascode connection. The resulting circuit achieves a fast settling time and requires a minimum bias headroom voltage, making it suitable for use in low voltage battery-powered designs.     

电源噪声测试

90年代芯片的供电通常是5V和3.3V,而现在,高速IC的供电通常为2.5V、1.8V或1.5V.本文将简要地讨论和分析如何对这类低电压直流电源进行电压测试.