共查询到20条相似文献,搜索用时 31 毫秒
1.
根据ISO/IEC 14443-A协议,完成无源电子标签数字集成电路的设计及其功能测试,实现了对芯片面积、速度和功耗之间较好的平衡。结果表明,在采用中芯国际的0.35μm工艺条件下,所研制芯片面积为36 877.75μm2,功耗为30.845 8 mW,可完全满足协议对标签的性能要求。 相似文献
2.
3.
4.
采用超高真空气相淀积系统 ( UHVCVD)制备了多晶锗硅薄膜 ( poly-Si0 .7Ge0 .3) ,研究了它的退火特性和电阻温度特性。将多晶锗硅薄膜电阻作为微测辐射热计的敏感元件 ,采用体硅微机械加工技术制作了 8× 1桥式微测辐射热计线性阵列 ,优化设计的微桥由两臂支撑 ,支撑臂的长和宽分别为 2 2 0 μm和 8μm,桥面面积为 80μm× 80μm。测试结果表明 ,在 773 K黑体源 8~ 1 4μm红外辐射下 ,调制频率为 3 0 Hz时 ,阵列中各单元的电压响应率为 6.2 3 k V/W~ 6.40 k V/W,探测率为 2 .2 4× 1 0 8cm Hz1 /2 W- 1~ 2 .3 3× 1 0 8cm Hz1 /2 W- 1 ,热响应时间为2 1 .2 ms~ 2 2 .1 ms,表明了器件具有较高的性能及较好的一致性。 相似文献
5.
提出并实现了基于四路组相联高速缓存的高压缩V-LRU算法。该算法将有效位和近似LRU标志位压缩到只有4位,可以大大减少电路面积,且高速缓存的缺失率基本保持不变。在高速缓存容量为8kByte时,高压缩V-LRU算法的缺失率与7-bit位比较近似V-LRU算法、5-bit位复用近似V-LRU算法基本相同,而相对于9-bit近似V-LRU算法也只增加大约0.9%。基于SMIC 0.13μm工艺,高压缩V-LRU算法的电路面积相对于9-bit、7-bit和5-bit V-LRU算法,分别减少10 925.8μm2、6 415.5μm2和2 142.1μm2。而且,如果增加高速缓存的容量,4种近似V-LRU算法缺失率的差别将变得更小,但是,高压缩V-LRU算法的电路面积优势将会更加明显。 相似文献
6.
7.
激光加同位素治疗耳垂瘢痕疙瘩52例 总被引:1,自引:0,他引:1
1 临床资料1.1 一般资料 本组 5 2例均为女性 ,年龄 15~ 5 2岁 ,以 2 0~ 40岁年龄组居多 ,Kel数目 :除 14例单侧发病外 ,其余 3 8例均为双侧。按双侧前后四面统计 :14例单侧患者中 ,8例发生于耳垂前后 2面 ,6例发生于单面 (其中发生于前面 4例、后面 2例 ) ;其他 3 8例患者中 ,发生于双侧均为后面者 2 3例 ,3面者 10例 ,4面者 5例。瘢痕面积 :最大直径为 3 .5cm ,最小直径为 0 .5cm ;病程 6个月~ 2 0年。1.2 治疗方法采用吉林省激光所生产的DS -3 0 0 0型CO2 激光机 ,波长 10 .6μm ,根据皮损面积选择输出功率 5~ 2 0W ,光斑直径 … 相似文献
8.
《电子科技文摘》2000,(9)
Y2000-62237-93 0014415用于图象处理的可重构数字滤波器芯片=A reconfig-urable digital filter chip for image processing[会,英]/Torres,L.& Robert,M.//Proceeding of Twelfth An-nual IEEE International ASIC/SOC Conference.—93~97(UC)介绍了可编程数字滤波器的设计方法。这种结构可被编程,以实现任何8阶无限脉冲响应和有限脉冲响应。它是利用0.7μm CMOS 技术实现的,其面积为27mm~2,最高钟频为40MHz。若使用0.25μm CMOS技术,钟频可达150MHz,面积为5mm~2。参13Y2000-62237-147 0014416 相似文献
9.
面向视频处理的粗粒度可重构单元设计 总被引:1,自引:1,他引:0
针对视频处理算法,设计了一种面向视频处理的粗粒度可重构处理单元.它可以执行8位数据的加法、减法、乘法、乘加和求两数差的绝对值等操作,可以有效地支持高计算密度的视频处理算法.可重构处理单元使用Verilog设计,采用CMOS 0.18μm工艺DC综合,面积为97 913μm,关键路径为4.51ns,总的动态功耗为4.2mW.完成一次8×8像素块的2D-DCT算法和全搜索块匹配MAD算法分别需要10和15个时钟周期. 相似文献
10.
新型薄膜SOI高压MOSFET的研制 总被引:1,自引:1,他引:0
研制了两种薄膜SOI高压MOSFET,一种是一般结构,另一种是新的双漂移区结构.两者的栅宽均为76 0μm,有源区面积为8.5 8×10 - 2 m m2 ,测试表明其击穿电压分别为17V和2 6 V,导通电阻分别为80Ω和6 5Ω. 相似文献
11.
12.
256×256 Si微透镜阵列与红外焦平面阵列单片集成研究 总被引:1,自引:0,他引:1
基于标量衍射理论设计了 8位相菲涅尔衍射微透镜阵列 .利用多次曝光和离子束刻蚀技术在大规模面阵( 2 5 6× 2 5 6) Pt Si红外焦平面阵列的背面制作了单片集成微透镜阵列样品 (单元面积为 3 0μm× 4 0μm ) .测试结果表明 ,单片集成微透镜的红外焦平面阵列样品的信噪比提高了 2 .0倍 . 相似文献
13.
利用有限元分析软件ANSYS建立了FBAR三维振动模型,分析了不同有效区域形状(方形、圆形、非正五边形)、不同有效区域面积(10 000μm~2、15 625μm~2、22 500μm~2、30 625μm~2、40 000μm~2)和不同压电层材料(AlN、ZnO)对其横向杂散模式的影响,得到了阻抗特性曲线及不圆度(NC)。有效区域形状为非正五边形时,得到最平滑的阻抗曲线和最小的NC值为0.015 1;有效区域面积为40 000μm~2时得到最小的NC值为0.005 5;在相同谐振频率(1.76GHz)下,用ZnO作压电材料时得到较小的NC值为0.012 9。 相似文献
14.
用与InP匹配的GaInAsP(λ_g(?)1.33μm)制作了一种所谓P-p-I-N结构的新型光电二极管。在-20V偏压下,在InP中2μm厚的I区完全耗尽。在这个偏压下,对面积为0.8×10~(-4)cm~2的二极管,电容小于0.5pF,暗电流小于10pA,内量子效率接近100%和响应时间小于200ps。对面积为1.5×10~(-4)cm~2的二极管,在-20V下测得暗电流为3.5pA。相应的电流密度(J_D<2.5×10~(-8)A/cm~2)是目前报导的用GaInAsP合金所作器件的最小值。 相似文献
15.
低噪声、低功耗CMOS电荷泵锁相环设计 总被引:8,自引:0,他引:8
设计了一种 1 .8V、0 .1 8μm工艺的低噪声低功耗锁相环电路 ,其采用 CSA(Current Steer Amplifier)架构的压控振荡器 (VCO)。整个电路功耗低 ,芯片面积为 1 60 μm× 1 2 0 μm,对电源和衬底噪声抑制能力强。经过Spice模拟表明 ,在有电源噪声的情况下 ,输出 5 0 0 MHz时钟时周对周抖动小于 41 ps,功耗为 2 .8m W,最终与芯片的量测结果基本一致 相似文献
16.
一种支持QoS片上网络路由器的设计与实现 总被引:1,自引:1,他引:0
设计了一种8端口的NoC路由器.采用简化的VOQ结构,使用双交叉开关,可连接4个IP核,开关调度具有动态、确定和公平的特点,能够提供QoS保证,并有效降低了报文排头阻塞和片上网络面积.Synopsys Design Compiler的综合结果表明,基于0.13μm工艺实现后,面积为0.62mm2,工作频率可达500MHz. 相似文献
17.
设计了一种用于CMOS图像传感器(CIS)的column-level模数转换器(ADC)。它由一种新型斜坡发生器构成,具有分辨率可调的特点,而且以简单的结构实现了高精度和低功耗,占用较小的版图面积。基于0.35μm2P4M标准CMOS工艺,8bit ADC转换时间约50μs,最大线性误差小于±0.5LSB。在分辨率为640×480pixel的CIS中,每列共用1个比较器,提高了传感器的吞吐速率,帧频约40fps;3.3V电压下ADC总功耗不超过27mW,占用版图面积约0.5mm2。 相似文献
18.
19.