匹配滤波器的多相实现

本文介绍了匹配滤波器在直接序列扩频通信系统的同步捕获中的应用，研究了数字匹配滤波器的实现方法，提出了基于多相分解的实现结构。与传统的直接实现形式和折叠滤波器等改进形式相比，多相形式具有占用资源少的优点。     

一种基于多相滤波器的高速匹配滤波器方法

提出了一种基于多相滤波器的高速匹配滤波器方法,这种方法在滤波器多相分解和整数倍抽取的基础上进行数学推导,不对输入信号做任何处理,仅将多相滤波器组的系数和前后顺序略做调整,即可实现滤波后波形中任意采样点的抽取.不仅具有多相滤波降低运算速率的优点,而且在匹配滤波后不减少采样点的个数,提高后续处理的同步精度.该方法误差小,实现简单,在宽带通信系统中具有良好的应用前景.     

FIR滤波器的8路多相27子滤波器实现结构

高速FIR滤波器的8路多相直接分解实现结构的工作频率是单路串行实现结构的1/8,计算复杂度是单路串行实现结构的8倍。针对高速FIR滤波器的8路多相直接分解实现结构计算复杂度大这一问题,对FIR滤波器的多相并行实现结构进行了详细推导,提出了FIR滤波器的8路多相27子滤波器实现结构,提出的FIR滤波器的8路多相27子滤波器实现结构的计算复杂度是单路串行实现结构的3.375倍。FPGA实验验证了提出的FIR滤波器的8路多相27子滤波器实现结构的优越性。     

基于脉动阵列结构的高速匹配滤波器设计

文章讨论了高速数传系统中匹配滤波器的设计问题。文中给出了FPGA实现中基于DSP搭建的脉动阵列匹配滤波器架构,同时为了提高滤波器的工作时钟频率,对滤波器进行了多相分解,将高速的串行输入数据降速为多路并行数据进行多相滤波,进一步提升了输入数据时钟频率,为实现高速解调提供了保证。     

多相抽取滤波器的FPGA实现

信号的多相分解在多抽样率信号处理中有着重要的作用.介绍了多相分解的基本理论,结合FIR抽取滤波器的多相分解形式,用Verilog HDL语言来实现2倍抽取滤波器的多相结构,QuartusⅡ软件仿真输出波形,并且用MATLAB对仿真结果进行验证并作比较.结果正确,最后将编程数据文件下载到FPGA芯片上.多相抽取滤波器的设计方法是可行的,整个设计过程由软件实现,参数易于修改.     

内插FIR数字滤波器的多相实现

提出一种内插FIR数字滤波器基于多相结构的优化实现方法.利用多相结构各子滤波器的自身对称和镜像对称特性,复用加权求和单元,显著降低了实现复杂度.以384阶、4倍内插SRRC滤波器的FPGA实现为例.验证了所提多相结构优化实现方法的优越性.     

基于可变带宽EFT滤波器的带宽匹配数字接收方法

该文提出了一种新的基于可变带宽EFT滤波器的带宽匹配数字接收方法。文中利用线性准时不变(LQTI)系统在扩展傅里叶变换(EFT)域的可变带宽频率特性来构建可变带宽滤波器(VBF),并将可变带宽EFT滤波器引入数字下变频(DDC),实现对不同带宽信号的匹配接收。应用这种滤波器的优点在于只有一个直接决定带宽的可调谱参数,更新机制简单。文中还进一步给出带宽匹配接收数字下变频的多相高效结构,运算效率和工程可实现性大大提高。实验结果证明了该方法的正确性和有效性。     

多相并行FIR滤波器的FPGA高速实现方法

L路多相并行FIR滤波器的工作速率是单路串行FIR滤波器的L倍,基于多项式分解的多相并行FIR滤波器实现结构简单、计算复杂度小、滤波运算延迟少;针对多相并行FIR滤波器,给出了基于多项式分解的多相并行FIR滤波器优化实现结构的FPGA高速实现方法。归纳、整理和推导了2路至8路基于多项式分解的多相并行滤波器优化实现结构,并针对FPGA实现的具体特点给出了多相并行滤波器优化实现结构的FPGA高速实现方法。通过测试分析可知,给出的基于多项式分解的多相并行FIR滤波器优化实现结构的FPGA高速实现方法能够在FPGA上高速实现多相并行FIR滤波器。     

4路多相信号半带抽取滤波器优化实现结构

高速FIR滤波器的4路多相实现结构工作的采样速率是单路串行实现结构的4倍,针对4路多相信号半带抽取滤波器直接实现结构计算复杂度大这一问题,提出了一种4路多相信号半带抽取滤波器的优化实现结构。推导得到4路多相信号FIR滤波器优化实现结构;在此基础上,分析不同输出组合的计算复杂度,给出4路多相信号半带抽取滤波器的优化实现结构。对于4路多相信号半带抽取滤波器,仿真结果表明,提出的优化实现结构的计算复杂度约为直接实现结构的75%,验证了其优越性。     

一种低功耗可变抽取倍数滤波器组的设计

提出一种以较少的功耗与面积实现可变抽取速率的数字抽取滤波器组.该抽取滤波器组以梳状滤波器、补偿滤波器和半带滤波器三种滤波器级联的形式实现,为减少其功耗和面积,并提出了改进梳状滤波器的结构和电路实现形式以降低滤波器组的功耗和面积,经验证,采用非递归、多相分解的梳状滤波器结构比传统的Hogenaur梳状滤波器结构节省功耗21%,节省面积5%.当变换抽取速率时,可关闭冗余抽取电路的工作,从而进一步节省功耗.     

2.645GHz正交本振产生电路

介绍了一个基于0.25 μm CMOS工艺的2.645 GHz正交本振产生电路.该电路由LC-压控振荡器,高频缓冲放大器和二阶无源多相滤波器组成.差分高频缓冲放大器采用电流复用技术降低功耗;同时,这种电路结构只需一组LC谐振网络作负载,可以大大减小芯片面积.为了提高正交信号的匹配精度,提出一种新的二阶无源多相滤波器的版图布局;这种布局实现了器件之间的精确匹配,减小了寄生电容和电阻.测试结果显示,VCO振荡范围为2.46～2.78 GHz;在输出频率为2.645 GHz 时的相位噪声为-120 dBc/Hz @ 1 MHz;当二阶无源多相滤波器的输出幅度为0.86 dBm时,高频放大器消耗的电流仅为5 mA.测试得到I/Q四路的最大幅度失配为1.1%,后仿真的相位误差为0.6o.     

用于雷达和卫星的匹配滤波器

表面波器件、电荷转移器件和大规模数字集成元件使得一些复杂而有效的匹配滤波器得以实现。本文中,G.N.鲁宾逊用一些例子说明了匹配滤波器的不同形式和用途。     

非相干扩频捕获的匹配滤波器参数分析

在直接序列扩频传输系统中,接收端通常利用匹配滤波器实现扩频信号的初始捕获,扩频码同步时匹配滤波器的输出信噪比是决定捕获性能的一个重要因素。针对非相干直接序列扩频信号,通过理论推导和仿真验证得到了匹配滤波器输出信噪比与载波频差、扩频比以及匹配滤波器参数之间的关系,该结论可以为匹配滤波器的设计提供依据。     

一种简单的直接数字正交变换技术

为了尽可能多地用软件来实现通信接收机的处理功能，需要直接对中频信号进行采样，然后通过数字正交变换的方法得到同相和正交分量。首先对基于多相滤波法的数字正交变换原理进行分析，然后根据多抽样率信号处理理论，详细证明了内插时延滤波器能够用多相滤波器组中的子滤波器实现。     

数字匹配滤波器的优化设计与FPGA实现

介绍在直接序列扩频通信中应用数字匹配滤波器实现m序列同步,分析其具体结构,详细讨论了其基于FPGA(现场可编程门阵列)的性能优化.结果表明,数字匹配滤波器用FPGA实现时,能够大大减少资源占用,并提高工作效率.     

一种改进的数字乘积检波方法

数字乘积检波(DPD:Digital Product Detector)是一种工程实现数字正交解调的简便方法[1][2],该方法克服了模拟正交解调I、Q通道不平衡的缺点[1],在雷达中频或射频信号采样中得到了广泛应用.然而该方法获得的I、Q数据在时间上不同步,需要进行分数阶多相插值滤波修正[1]～[8],由于分数阶多相插值滤波器无法做到I、Q通道幅度和相位的同时匹配[2],其不匹配引入的镜像干扰对工作在极低信噪比下的车载前视步进频率雷达来说非常不利.本文从信号与系统基本原理[9]出发,对DPD方法进行改进,提出了一种不需要对I、Q数据进行分数阶多相插值滤波,就可以得到时间同步I、Q数据的正交解调方法,该方法简便灵活,容错性强,用低通滤波器代替分数阶多相插值滤波器,可以做到两个通道幅度和相位的同时匹配,可以很好地控制I、Q分量幅度和相位的一致性.     

一种应用于音频的DAC中插值滤波器的设计

设计了一种应用于24位音频DAC中实现128倍过采样的插值滤波器,该插值滤波器采用多级插值的方法,根据前后级采样速率不同的特点,选择不同的滤波器结构.采用一种基于CSD编码的方法来实现一种多相结构,这种多相结构不需要乘法器.该方法在减小了控制系统复杂性的同时也减小了芯片的面积.仿真结果表明,该插值滤波器的通带纹波和阻带衰减都达到了设计要求.     

基于分布式算法的多项抽取滤波器设计

实现高阶FIR滤波器时,在降低FPGA硬件资源占用方面,分布式算法和多相分解技术应用广泛。详细介绍了分布式算法和多相分解技术的原理,并结合FPGA的特点提出了适用于高阶FIR滤波器的新算法,解决了分布式算法实现高阶FIR滤波器查找表过大的问题,提高了硬件资源的利用率。推导了基于分布式算法和多相分解技术的实现原理,通过ISE实现并验证了该算法的高效性。最后,给出了滤波器性能随滤波器系数量化位宽变化的关系。     

双/多基地综合脉冲孔径地波雷达的信道化接收技术研究

双/多基地综合脉冲孔径地波雷达在发射站为多载频信号同时辐射,在接收站综合形成发射方向图之前需要对各发射信号分量进行分离.尽管采用数字混频和低通滤波器组可以对各发射分量进行分离,但运算量太大,难以实时实现.为此提出采用多相滤波器组信道化接收技术,设计该雷达的多相滤波器组信道化接收机.这种多相滤波器组信道化接收机与低通滤波器组信道化接收相比,运算量减少N²倍(N为信道数).最后给出了该雷达试验系统的实测数据处理结果,验证了这种多相滤波器组信道化接收技术在该雷达信号处理中的有效性.     

基于抽取滤波器多相分解的盲自适应符号同步算法

针对软件无线电系统中接收信号采样时钟独立于发送信号时钟的特点,提出了在抽取操作过程中实现符号同步,避免了在基带阶段进行内插操作,以得到多相位信息的做法．利用过抽样信号固有的多相位信息,通过最大似然相位误差捡测算法,调整延时机构,使信号传输延时匹配于延时分枝索引值,实现后续信号抽取输出为最佳采样值．利用级联积分梳状(CIC)滤波器和半带滤波器(HBF)作为抽取滤波器,应用滤波器多相分解算法,降低了系统实现的复杂性和运算量．仿真结果表明,当信号传输延时匹配于延时分枝索引值时,相位误差和延时分枝索引值将趋于稳定．