DES密码电路的抗差分功耗分析设计

提出一种互补结构的寄存器电路设计方案，用于减小DES加密电路的差分功率信号，防御差分功耗分析．提出了一种误导攻击者的干扰电路，在保证加密电路安全等级的前提下，大幅度降低了电路的硬件开销．为节约成本与缩短设计周期，文中使用了一套高效的抗攻击电路的设计流程．     

基于DS2432型自动加密电路的USB口1-Wire总线适配器的设计

DS2432是美国美信公司生产的一种自动加密电路,内部含有SHA-1加密引擎,可使硬件设计更安全可靠.根据DS2432的工作原理,提出一种带软件加密狗的1-Wire总线USB口适配器的设计方法,同时介绍硬件电路,对电路进行了分析和说明,给出软件加密流程.     

可兼容AES-128、AES-192、AES-256串行AES加密解密电路设计

通过分析AES算法的基本原理,对算法中的AES-128、AES-192、AES-256三种不同的加密解密模式进行了综合设计,有效地利用了公共模块,与单个分别实施各个加密解密模式相比,大大减少了硬件电路面积.针对目前AES实现方法中的key产生模块进行了理论分析,提出了一种新的实现电路结构.设计出的串行AES硬件加密解密电路经综合后得到的芯片面积为31 286门,最高工作频率为66MHz,可以满足目前的大部分无线传感网络的数据交换速率的需求.     

加速度传感器信号处理集成电路的研制

设计并制作了一种用于差分电容式加速度传感器的信号处理电路.该电路具有模拟和脉宽调制两种输出方式,能够将差分电容的变化通过模拟电平和输出脉冲信号的占空比表征,实现了对差分电容式加速度传感器信号的测量.电路中集成了自检测驱动单元.电路采用4 μm P阱CMOS工艺制作.初步测试结果表明:在1～5 pF内,电路的灵敏度为10.7 V/pF,可满足大多数差分电容式传感器信号处理的要求.     

一种带共模反馈电路的套筒式全差分运算放大器

基于Chartered 0.35 μm工艺,设计了一种带共模反馈电路的套筒式全差分运算放大器.该电路主要由套筒式结构的主运放、偏置电路和共模反馈电路组成.仿真结果表明,设计的电路开环增益为79.4 dB,单位增益带宽为179 MHz,相位裕度为75.5°(负载Cload= 3 PF),功耗为2.31 mW.提出了一种全...     

一种新型的宽线性范围差分电压输入电流传输器及其应用

设计了一种带有共模检测电路的宽线性范围差分电压输入电流传输器(DVCCⅡ).所提出的电路具有动态的长尾电流的差分对,可获得较大的动态线性输入范围.所提出的电路可以得到精确跟随特性和宽线性输入范围,且比较已有电路具有低电压低功耗等特点.采用SMIC 0.18μm工艺,用Spectre对电路进行仿真,电源电压是1.8 V,...     

串行低压差分信号接收器设计

设计了一种内置差分信号有效性检测电路的串行低压差分信号接收器,通过对信号的差分摆幅进行比较,能够正确检测差分信号是否处于标准范围之内.采用片内阻抗匹配网络和镜像补偿型差分电路结构实现了高速串行差分信号到CMOS电平信号的转换,也克服了高速信号传输过程中的信号完整性问题.基于0.13μm CMOS混合信号工艺设计,仿真结果表明,所设计的电路能够正确检测和接收数据率高达2.5 Gb/s,差分摆幅超过200 mV的串行差分信号.     

一种抗DPA的AES的设计

为了防止智能卡在做加密运算时,旁路信息会通过功耗的变化而泄露,提出了一种抗差分功耗分析攻击的方法.首先研究了AES算法的加密规则,然后采用8位的处理器模拟智能卡,在智能卡上实现了对AES算法中的轮密钥加的差分功耗攻击.为了抵抗轮密钥加的差分功耗攻击,文中在算法级别上提出了一种掩码技术,其核心是用不同的随机量对密码运算过程中明文和密钥进行掩码,实验结果表明,该方法成功地抵抗了差分功耗攻击.     

一种单输入控制器下的忆阻混沌同步电路设计与实现

该文提出一种在单输入控制器下基于忆阻器的混沌同步模拟电路设计及其实现方法,并将它应用于基于忆阻混沌同步的保密通信.首先,基于混沌同步理论,构建了混沌同步系统及保密通信模型,并设计实现了一种4阶压控忆阻混沌电路和混沌加密解密电路.其次,将所设计的忆阻混沌电路作为混沌驱动和响应电路,根据它们的误差系统设计了一种单输入混沌同...     

一种10位100MHz采样/保持电路的设计

描述了一种采用0.35μmBicmos工艺设计的全差分采样/保持电路,该电路采用全差分结构和辅助时钟设计以及在采样/保持电路中增加两个小电容,有效地减小了电荷注入的影响,同时通过时钟提升电路的设计,提高了采样速度.在Cadence的SPECTRE下仿真,结果表明该电路在3.3V电源电压、100MHz的采样频率下能稳定工作.