阶梯掺杂薄漂移区RESURF LDMOS耐压模型

提出硅基阶梯掺杂薄漂移区RESURF LDMOS耐压解析模型.通过分区求解二维Poisson方程,获得阶梯掺杂薄漂移区的二维表面电场和击穿电压的解析表达式.借助此模型研究击穿电压与器件结构参数的关系,其解析与数值结果吻合较好.结果表明:在导通电阻相近情况下,阶梯掺杂漂移区LDMOS较均匀漂移区的击穿电压提高约20%,改善了击穿电压和导通电阻的折衷关系.     

薄外延阶梯掺杂漂移区RESURF耐压模型

提出薄外延阶梯掺杂漂移区RESURF结构的耐压解析模型。借助求解二维Po isson方程,获得薄外延阶梯掺杂漂移区的二维表面电场和击穿电压的解析表达式。基于此耐压模型研究了不同阶梯漂移区数(n=1、2、3、5)的击穿特性,计算了击穿电压与结构参数的关系,其解析结果与数值结果吻合较好。在相同长度下,阶梯掺杂漂移区结构(n=3)击穿电压由均匀漂移区(n=1)的200 V提高到250 V,增加25%。该模型可用于薄外延阶梯掺杂和线性掺杂漂移区RESURF器件的设计优化。     

阶梯掺杂P柱区二维类超结LDMOS的研究

提出了一种阶梯掺杂P柱区二维类超结LDMOS结构。漂移区采用P/N柱交替掺杂的方式形成纵向类超结。漂移区的P柱采用掺杂浓度从源端到漏端逐渐变低的变掺杂结构。这种变掺杂P柱区的引入对衬底辅助耗尽效应所带来的电荷不平衡问题进行了调制,使得漂移区可以充分耗尽,提高了耐压。P区变掺杂可以提高N区浓度,降低了导通电阻。与常规二维类超结LDMOS结构相比,击穿电压提高了30%,导通电阻下降了10.5%,FOM提升了87.6%,实现了击穿电压与导通电阻的良好折中。     

带p埋层表面注入硅基LDMOS模型与优化

提出一种带p埋层的表面注入硅基LDMOS高压器件新结构,称为BSI LDMOS(surface implanted LDMOS with p buried layer).通过表面注入n 薄层降低导通电阻,p埋层不但改善横向表面电场分布,提高击穿电压,而且增大漂移区优化浓度.求解电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究结构参数对表面电场和击穿电压的影响,数值与解析结果吻合较好.结果表明:与常规结构相比较,BSI LDMOS大大改善了击穿电压和导通电阻的折衷关系.     

带p埋层表面注入硅基LDMOS模型与优化

提出一种带p埋层的表面注入硅基LDMOS高压器件新结构,称为BSI LDMOS(surface implanted LDMOS with p buried layer).通过表面注入n+薄层降低导通电阻,p埋层不但改善横向表面电场分布,提高击穿电压,而且增大漂移区优化浓度.求解电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究结构参数对表面电场和击穿电压的影响,数值与解析结果吻合较好.结果表明:与常规结构相比较,BSI LDMOS大大改善了击穿电压和导通电阻的折衷关系.     

改进击穿电压和导通电阻折中性能的线性变化掺杂漂移区RESURFLDMOS晶体管

本文提出了改进击穿电压和导通电阻折中性能的线性变化掺杂漂移区RESURF LDMOS晶体管新结构.用二维器件软件MEDICI对具有线性变化掺杂漂移区的RESURF LDMOS晶体管的性能进行了数值分析并由实验对其结果进行了验证.结果表明:在相同的漂移区长度下,该新结构较之于优化的常规RESURF LDMOS晶体管,它的击穿电压可由178V提高到234V,增加了1.5倍,而比导通电阻却从7.7mΩ·cm²下降到5mΩ·cm²,减小了30%,显示了很好的击穿电压和导通电阻折中性能.实验结果也证实了数值分析的预言.     

一种带氧化槽的双栅LDMOS

提出了一种带氧化槽的双栅体硅LDMOS结构(DGT LDMOS).在漂移区中引入一个氧化槽,在该槽上形成埋栅,同时形成一个槽栅.首先,双栅形成双导电沟道,减小了比导通电阻;其次,氧化槽折叠了漂移区,这不仅调制了电场的分布,而且提高了漂移区的优化浓度,有效提高了击穿电压,降低了比导通电阻.采用二维数值仿真软件MEDICI,对器件参数进行仿真和优化设计.结果表明,相对于普通体硅LDMOS(SG LDMOS),该结构的比导通电阻下降了56.9％,击穿电压提高了82.4％.在相同尺寸和击穿电压下,相对于单槽栅体硅LDMOS(SGT LDMOS),DGT LDMOS的比导通电阻下降了35.4％.     

线性变掺杂高阻漂移区LDMOS导通电阻的建模

首先建立了线性变掺杂高阻漂移区LDMOS的导通电阻的模型,通过分析、计算,得出它的导通电阻的解析表达式,然后用MATLAB软件和MEDICI软件对总导通电阻和各部分电阻进行模拟.经过讨论,得出其性能优于均匀掺杂高阻漂移区LDMOS的结论.     

具有法拉第屏蔽罩的射频LDMOS功率晶体管漏源击穿电压模型

本文基于静电势的抛物线近似,通过求解p-外延层和n-漂移区的二维泊松方程,建立了具有法拉第屏蔽罩的射频LDMOS功率晶体管漏源击穿电压解析模型。分析了器件参数对击穿电压的影响。与已发表模型相比,本文模型增加了p-外延层掺杂浓度对击穿电压的影响。通过模型计算结果与数值仿真以及测试结果的比较,验证了模型的有效性。并根据所得模型分析了怎样合理选择器件参数以同时优化器件性能指标,如击穿电压、导通电阻和反馈电容。     

体硅LDMOS漂移区杂质分段线性注入模型研究

提出了体硅LDMOS漂移区杂质浓度分布的一种二维理论模型,根据该模型,如果要使带有场极板的LDMOS得到最佳的性能,那么LDMOS漂移区的杂质浓度必须呈分段线性分布.用半导体专业软件Tsuprem-4和Medici模拟证明了该模型十分有效,根据该模型优化得到的新型LDMOS的击穿电压和导通电阻分别比常规LDMOS增加58.8%和降低87.4%.